Dram器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體制造領(lǐng)域，具體涉及一種DRAM器件及其形成方法。
【背景技術(shù)】
[0002]隨著半導體產(chǎn)業(yè)的不斷發(fā)展，具有存儲功能的半導體器件所占有愈發(fā)重要的地位。以動態(tài)隨機存取存儲器(Dynamic Random Access Memory,DRAM)為例，DRAM分類中的埋入式DRAM (embedded DRAM, eDRAM)因其具有更高的操作速度以及集成度，已經(jīng)被逐漸運用于市場。
[0003]但是，由于eDRAM器件的生產(chǎn)過程較為繁雜且與現(xiàn)有的常規(guī)半導體器件的生產(chǎn)工藝兼容性差，在制作這一類器件時需要耗費較多的人力物力。另一方面，即使eDRAM器件的性能相比傳統(tǒng)的存儲器件有所提升，隨著市場需求的發(fā)展，eDRAM器件的性能仍需要進一步提聞。
[0004]因此，如何簡化eDRAM器件的制作流程，并提升eDRAM器件的性能，成為本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題之一。
【發(fā)明內(nèi)容】
[0005]本發(fā)明解決的問題是通過提供一種DRAM器件及其形成方法，以簡化DRAM器件的制作流程并提升DRAM器件的性能。
[0006]為解決上述問題，本發(fā)明提供一種DRAM器件的形成方法，包括:
[0007]提供襯底，所述襯底包括存儲器件區(qū)以及至少一個邏輯器件區(qū)；
[0008]在所述襯底的邏輯器件區(qū)以及存儲器件區(qū)中分別形成第一柵極以及第二柵極；
[0009]分別在所述邏輯器件區(qū)中的第一柵極兩側(cè)的襯底，以及存儲器件區(qū)中的第二柵極的兩側(cè)的襯底中形成凹陷，在所述凹陷中填充材料層，以分別形成所述邏輯晶體管和通道晶體管的源極或者漏極；
[0010]在所述通道晶體管的源極或者漏極上依次形成電介質(zhì)層以及金屬層，所述電介質(zhì)層、金屬層與所述通道晶體管的源極或者漏極用于構(gòu)成電容器。
[0011]可選的，提供襯底的步驟包括:
[0012]提供半導體基底；
[0013]在所述半導體基底上形成絕緣層；
[0014]在所述絕緣層上形成半導體層。
[0015]可選的，形成第一柵極以及第二柵極的步驟包括:
[0016]所述第一柵極以及第二柵極分別為第一偽柵和第二偽柵；
[0017]分別形成所述邏輯晶體管和通道晶體管的源極或者漏極的步驟之后，所述形成方法還包括:
[0018]去除所述第一偽柵和第二偽柵，并在所述第一偽柵和第二偽柵的位置形成第一金屬柵極和第二金屬柵極。
[0019]可選的，去除第一偽柵以及第二偽柵的步驟包括:
[0020]在所述襯底上形成覆蓋所述第一柵極以及第二柵極的介質(zhì)層；
[0021]平坦化所述介質(zhì)層使所述第一柵極以及第二柵極從所述介質(zhì)層露出；
[0022]去除部分所述介質(zhì)層，以露出所述通道晶體管的源極和漏極的其中之一；
[0023]刻蝕以去除所述第一柵極以及第二柵極，以在所述介質(zhì)層中形成第一開口和第二開口 ；
[0024]形成所述第一金屬柵極以及第二金屬柵極的步驟包括:
[0025]在所述第一開口、第二開口底部以及所述露出的通道晶體管的源極或者漏極表面形成電介質(zhì)材料，其中，位于第一開口、第二開口底部的電介質(zhì)材料分別為所述第一柵極和第二柵極的柵介質(zhì)層，位于所述露出的存儲器件區(qū)中的源極或者漏極表面的電介質(zhì)材料為所述電容器的電介質(zhì)層；
[0026]在所述第一開口、第二開口中以及所述電介質(zhì)層上形成金屬材料層，其中位于第一開口、第二開口中的金屬材料層形成所述第一金屬柵極和第二金屬柵極，位于所述電介質(zhì)層上的金屬材料層形成所述電容器的金屬層。
[0027]可選的，所述電介質(zhì)材料為高K介質(zhì)材料。
[0028]可選的，形成金屬材料層的步驟包括:
[0029]在所述第一開口、第二開口中以及露出的通道晶體管的源極或者漏極表面形成金屬材料層，平坦化所述金屬材料層，使所述電容器的金屬層的表面與所述第一柵極和第二柵極的表面齊平。
[0030]可選的，提供襯底的步驟之后，形成第一柵極以及第二柵極的步驟之前，所述形成方法還包括:所述形成方法還包括:
[0031]對所述襯底位于邏輯器件區(qū)以及存儲器件區(qū)的部分進行摻雜。
[0032]可選的，對襯底位于邏輯器件區(qū)以及存儲器件區(qū)的部分進行摻雜的步驟包括:
[0033]使所述襯底中摻雜離子的摻雜濃度從襯底表面到襯底中心逐漸減小。
[0034]可選的，形成所述邏輯晶體管和通道晶體管的源極或者漏極的步驟中，
[0035]在所述凹陷中填充的材料層為金屬。
[0036]可選的，形成所述邏輯晶體管和通道晶體管的源極或者漏極的步驟還包括:對金屬進行退火處理。
[0037]可選的，所述電容器的金屬層為鎢或者鋁金屬層。
[0038]可選的，所述電容器的電介質(zhì)層的厚度在1.5納米?3納米的范圍內(nèi)。
[0039]此外，本發(fā)明還一種DRAM器件，包括:
[0040]襯底，所述襯底包括存儲器件區(qū)以及至少一個邏輯器件區(qū)；
[0041]位于所述襯底的存儲器件區(qū)中的通道晶體管和電容器以及位于所述邏輯器件區(qū)中的邏輯晶體管，其中，所述通道晶體管以及邏輯晶體管的源極和漏極位于所述襯底中，所述邏輯晶體管以及通道晶體管的柵極為金屬柵極；
[0042]所述通道晶體管源極或者漏極上依次形成有電介質(zhì)層和金屬層，所述通道晶體管的源極或者漏極、所述電介質(zhì)層以及所述金屬層用于構(gòu)成電容器。
[0043]可選的，所述邏輯晶體管以及通道晶體管的源極和漏極的材料均為金屬或者含有金屬的材料。
[0044]可選的，所述電容器的金屬層為鶴金屬層或者招金屬層。
[0045]可選的，所述電容器的電介質(zhì)層的厚度在1.5納米?3納米的范圍內(nèi)。
[0046]可選的，所述電容器的金屬層表面與所述邏輯晶體管以及通道晶體管的柵極表面齊平。
[0047]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0048]本發(fā)明在襯底的邏輯器件區(qū)以及存儲器件區(qū)中形成邏輯晶體管(logictransistor)和通道晶體管(pass transistor),并在所述通道晶體管的源極或者漏極上依次形成電介質(zhì)層以及金屬層，所述電介質(zhì)層、金屬層與所述通道晶體管的源極或者漏極共同形成電容器，所述電容器與所述通道晶體管共同形成存儲器件，與現(xiàn)有技術(shù)先形成電容器的方式相比，本發(fā)明的制作流程通過在通道晶體管的源極或者漏極上形成電介質(zhì)層以及金屬層來形成存儲器件的電容器，也就是說，所述通道晶體管的源極或者漏極還作為電容器的一部分，本發(fā)明不需要像現(xiàn)有技術(shù)一樣專門在襯底中形成深溝槽來形成電容器，由于器件尺寸越來越小，現(xiàn)有技術(shù)在形成深溝槽時的困難也較大，因此本發(fā)明的方法在一定程度上減小了制作難度。
[0049]此外，本發(fā)明相對于現(xiàn)有技術(shù)在制作流程上更加兼容常規(guī)流程，因為現(xiàn)有技術(shù)在形成襯底后便需要形成深溝槽，也就是說，在實際操作中，需要打破常規(guī)流程額外添加一道制作深溝槽的步驟。相比之下，本發(fā)明不需要而外增加步驟，只需按照常規(guī)流程制作邏輯晶體管和通道晶體管，然后在通道晶體管的源極或者漏極上形成電介質(zhì)層以及金屬層便可以形成存儲器件的電容器，與常規(guī)流程的兼容性更好。
[0050]進一步，在通道晶體管或者邏輯晶體管關(guān)斷時，由于電場強度與距離成反比，與摻雜區(qū)表面距離越大則電場強度越小，進而與摻雜區(qū)表面距離較大的載流子不容易被耗盡；本發(fā)明使摻雜濃度從襯底表面到襯底中心逐漸減小，而減少了與溝道區(qū)上表面距離較大的載流子的數(shù)量，這樣可以使摻雜區(qū)中的載流子盡量地被耗盡，進而減小了形成的道晶體管以及邏輯晶體管關(guān)斷時發(fā)生漏電的幾率。
[0051]進一步，使形成的源極和漏極的摻雜類型與襯底的摻雜類型相同，進而形成無結(jié)通道晶體管和無結(jié)邏輯晶體管，相對于現(xiàn)有技術(shù)中的PN結(jié)晶體管，本發(fā)明的無結(jié)通道晶體管和邏輯晶體管由于和襯底摻雜類型一致，摻雜相對更加簡便，且無結(jié)晶體管可以抑制短溝道效應，在幾個納米尺寸下仍然可以工作，這有利于提升器件的性能。
[0052]進一步，在位于第一開口、第二開口底部的電介質(zhì)材料分別為所述第一柵極和第二柵極的柵介質(zhì)層，位于所述露出的存儲器件區(qū)中的源極或者漏極表面的電介質(zhì)材料為所述電容器的電介質(zhì)層，這樣在形成柵極的柵介質(zhì)層的同時便能夠形成電容器的電介質(zhì)層；然后，在所述第一開口、第二開口中以及所述電介質(zhì)層上形成金屬材料層，其中位于第一開口、第二開口中的金屬材料層形成所述第一柵極和第二柵極，位于所述電介質(zhì)層上的金屬材料層形成所述電容器的金屬層，這樣在形成柵極的同時能夠形成電容器的金屬層，無需向現(xiàn)有技術(shù)那樣額外設(shè)置工藝步驟形成電容器，也就是說不會打破常規(guī)的制作流程，具有較好的兼容性。
【附圖說明】
[0053]圖1至圖10是本發(fā)明DRAM器件的形成方法一實施例中各個步驟的結(jié)構(gòu)示意圖。
【具體實施方式】
[0054]在現(xiàn)有技術(shù)中制作eDRAM器件的過程比較繁瑣，原因之一是由于eDRAM器件需要在晶體管中加入電容器結(jié)構(gòu)，而現(xiàn)有技術(shù)中采用的