和Ta/TaN將Cu薄膜210 包圍（未示出），即采用TaN/Ta/Cu/Ta/TaN的多層結(jié)構(gòu)，其中"/"左邊的材料層設(shè)置在右邊 材料層之上，并且Ta也可以用Ti替代，即采用TiN/Ti/Cu/Ti/TiN的多層結(jié)構(gòu)。上述多層 結(jié)構(gòu)中頂層的TaN/Ta或TiN/Ti可以作為硬掩膜。
[0064] 2、光刻底電極
[0065] 涂布光刻膠250并光刻形成底電極圖案，如圖3所示。
[0066] 3、刻蝕底電極
[0067] 通過(guò)刻蝕，在Cu薄膜210和Ta薄膜220上形成底電極圖案。
[0068] 4、沉積電介質(zhì)，表面平坦化
[0069] 通過(guò)化學(xué)氣相沉積（CVD，Chemical Vapor Deposition)，如等離子化學(xué)氣相沉 積（PECVD，Plasma Enhanced Chemical Vapor Deposition)Si02薄膜 260 填充刻蝕后 所形成的溝槽，并進(jìn)行平坦化處理，如采用化學(xué)機(jī)械研磨（CMP，Chemical Mechanical Polishing)，從而形成圖4(剖視圖）和圖5(俯視圖）所示結(jié)構(gòu)。
[0070] 5、沉積NP/M/PN結(jié)構(gòu)薄膜
[0071] 如圖6所示，通過(guò)CVD形成半導(dǎo)體薄膜，并進(jìn)行N型摻雜形成PN結(jié)的N型半導(dǎo)體 層310 ;再次通過(guò)CVD形成第二層半導(dǎo)體薄膜，并進(jìn)行P型摻雜形成PN結(jié)的P型半導(dǎo)體層 320,其中半導(dǎo)體基相材料可以用Si、Ge、SiGe或SiC，并采用V價(jià)元素進(jìn)行N型摻雜，以及 III價(jià)元素進(jìn)行P型摻雜；也可用III-VI半導(dǎo)體基相材料GaAs或InP，并采用VI價(jià)元素進(jìn) 行N型摻雜，以及II價(jià)元素進(jìn)行P型摻雜。接著沉積一金屬層330,將上述制得的PN結(jié)覆 蓋住。
[0072] 然后在金屬層330上繼續(xù)制備NP結(jié)，制備工藝與上述PN結(jié)的制備類似，區(qū)別在于 先制備P型半導(dǎo)體層340,再制備N型半導(dǎo)體層350,完成后再沉積一金屬層360,將NP結(jié)覆 蓋住。繼而進(jìn)行高溫退火，以消除半導(dǎo)體生長(zhǎng)及摻雜過(guò)程中產(chǎn)生的缺陷。
[0073] 同樣地，上述NP/M/PN結(jié)構(gòu)也可以替換為PN/M/NP結(jié)構(gòu)，如圖7所示，也可以替換 為PNP管或NPN管，分別如圖8和9所示；并且還可以替換為NiP或PiN結(jié)構(gòu)，其中i表示 本征半導(dǎo)體層，分別如圖10和11所示，其中在P型半導(dǎo)體層和N型半導(dǎo)體層間沉積有本征 半導(dǎo)體層315。
[0074] 6、沉積奶\1薄膜
[0075] 上述工藝完成后，再通過(guò)PVD沉積生成MTJ。具體是依次沉積種子層410 (如Ta、 NiCr等）、磁性參考層420、隧道勢(shì)皇層430、磁性記憶層440以及硬掩膜層450 (如Ta等）， 如圖12所示。當(dāng)然磁性參考層420、隧道勢(shì)皇層430和磁性記憶層440可以如上述的由下 至上依次堆疊，也可以由下至上依次沉積磁性記憶層、隧道勢(shì)皇層和磁性參考層。
[0076] 優(yōu)選地，在沉積MTJ之前，先對(duì)表面進(jìn)行CMP平坦化，以獲得高質(zhì)量的MTJ。
[0077] 7、光刻磁記憶單元陣列
[0078] 然后涂布光刻膠460并光刻形成磁記憶單元陣列圖案，如圖13所示。
[0079] 8、刻蝕磁記憶單元陣列
[0080] 再通過(guò)特殊磁性材料刻蝕，形成若干柱狀的磁記憶單元，每個(gè)磁記憶單元均具有 串聯(lián)連接的MTJ和NP/M/PN結(jié)構(gòu)。
[0081] 9、沉積電介質(zhì)，表面平坦化
[0082] 再通過(guò)PECVD Si02薄膜380填充刻蝕后所形成的溝槽，并用CMP對(duì)表面進(jìn)行平坦 化處理，即形成如圖14(剖面圖）和圖15(俯視圖）所示的結(jié)構(gòu)。
[0083] 10、沉積頂電極導(dǎo)電層和硬掩膜
[0084] 與制備底電極相似，通過(guò)PVD形成Cu薄膜510,作為制備頂電極的導(dǎo)電材料。同 樣地，為了防止Cu的電子迀移，優(yōu)選在Cu薄膜510的上下兩側(cè)分別用TaN/Ta和Ta/TaN將 Cu薄膜510包圍（未示出），即采用TaN/Ta/Cu/Ta/TaN的多層結(jié)構(gòu)，并且Ta也可以用Ti 替代，即采用TiN/Ti/Cu/Ti/TiN的多層結(jié)構(gòu)。上述多層結(jié)構(gòu)中頂層的TaN/Ta或TiN/Ti可 以作為硬掩膜。
[0085] 11、光刻頂電極，與光刻底電極工藝相似。
[0086] 12、刻蝕頂電極，與刻蝕底電極工藝相似。
[0087] 13、沉積電介質(zhì)，表面平坦化
[0088] 通過(guò)PECVD Si02薄膜填充刻蝕后所形成的溝槽，并用CMP對(duì)表面進(jìn)行平坦化處 理，即形成如圖16 (剖面圖）和圖17 (俯視圖）所示的結(jié)構(gòu)。
[0089] 上述工藝流程中NP/M/PN結(jié)構(gòu)薄膜和MTJ薄膜的制備順序也可以顛倒，即先加工 MTJ薄膜再加工NP/M/PN結(jié)構(gòu)薄膜，如圖18所示。
[0090] 另外，以上工藝流程中，采用一次光刻直接形成磁記憶單元，當(dāng)然也可以采用兩次 光刻形成，以上述工藝為例，其中可以在NP/M/PN結(jié)構(gòu)薄膜制備完成后先做一次光刻、刻 蝕、Si02填充及平坦化，再進(jìn)行MTJ薄膜的沉積，以及相應(yīng)的光刻（與前次光刻使用相同的 掩膜版）、刻蝕、Si02填充及平坦化，從而形成與上述結(jié)構(gòu)相同的磁記憶單元陣列。
[0091] 如圖17所示，底電極包括若干垂直向?qū)Ь€，如圖中所示的導(dǎo)線211、212、213，頂電 極包括若干水平向?qū)Ь€，如圖中所示的導(dǎo)線511、512。導(dǎo)線211、212、213與導(dǎo)線51U512相 互交叉形成了 6個(gè)交叉節(jié)點(diǎn)；每個(gè)交叉節(jié)點(diǎn)均設(shè)置有一個(gè)磁記憶單元，從而形成了一種交 叉矩陣列式MRAM，圖19示出了交叉矩陣列式隨機(jī)存儲(chǔ)器的的立體結(jié)構(gòu)示意圖。
[0092] 此外，在一個(gè)具有MXN個(gè)存儲(chǔ)元的存儲(chǔ)陣列中（M+N>>1)，即Μ條位線和N條字線， 瑪 Φ.諾 Μ X N R. 如電流流向選擇器的低電阻和高電阻分別為&和RH，那么二二--一=必須
主:? 流 M + N rh 遠(yuǎn)小于1 ;從而需滿足 j
[0093] 因此在本發(fā)明的交叉矩陣列式磁性隨機(jī)存儲(chǔ)器制造工藝中，對(duì)減少旁路漏電的考 慮是非常重要的。根據(jù)半導(dǎo)體理論，PN結(jié)上電流（I)與所施加在它上面的電壓（V)有如下 關(guān)系：
[0094]
[0095] 其中指數(shù)中的η是所謂的理想因子（ideality factor)，與PN結(jié)材料缺陷及載流 子的復(fù)合有關(guān)。作為本發(fā)明中的應(yīng)用，η>1為佳（以保證I-V在正向?qū)ê箅娏麟S電壓有 一個(gè)比較緩和的變化率。另外I。是PN結(jié)的飽和或漏電電流，它與半導(dǎo)體材料的載流子濃 度（r〇、PN結(jié)接觸面積㈧等因素有關(guān)：
[0096]
[0097] 為了二極管有一個(gè)較小的漏電電流，應(yīng)該盡量采用載流子濃度（r〇較低的半導(dǎo)體 材料，及較小的PN結(jié)接觸面積（A)。
[0098] 以上詳細(xì)描述了本發(fā)明的較佳具體實(shí)施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)人員無(wú) 需創(chuàng)造性勞動(dòng)就可以根據(jù)本發(fā)明的構(gòu)思作出諸多修改和變化。因此，凡本技術(shù)領(lǐng)域中技術(shù) 人員依本發(fā)明的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過(guò)邏輯分析、推理或者有限的實(shí)驗(yàn)可以得到的 技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種磁性隨機(jī)存儲(chǔ)器制造工藝，其特征在于，包括： 形成底電極； 在所述底電極頂部形成磁記憶單元陣列，其中包括制備多層薄膜形成磁性隧道結(jié)以及 與其串聯(lián)的NP/M/PN結(jié)構(gòu)或PN/M/NP結(jié)構(gòu)，其中NP為NP結(jié)，PN為PN結(jié)，Μ為金屬層； 在所述磁記憶單元陣列頂部形成頂電極。2. 如權(quán)利要求1所述的制造工藝，其特征在于，所述底電極的形成包括： 沉積底電極金屬層和硬掩膜一； 光刻底電極； 刻蝕底電極； 沉積電介質(zhì)一； 表面平坦化。3. 如權(quán)利要求1所述的制造工藝，其特征在于，所述磁記憶單元陣列的形成包括： 在所述底電極頂部制備構(gòu)成所述ΝΡ/Μ/ΡΝ結(jié)構(gòu)或ΡΝ/Μ/ΝΡ結(jié)構(gòu)，以及所述磁性隧道結(jié) 的薄膜，其中先制備構(gòu)成所述ΝΡ/Μ/ΡΝ結(jié)構(gòu)或ΡΝ/Μ/ΝΡ結(jié)構(gòu)的薄膜再沉積構(gòu)成所述磁性隧 道結(jié)的薄膜，或者先沉積構(gòu)成所述磁性隧道結(jié)的薄膜再制備構(gòu)成所述ΝΡ/Μ/ΡΝ結(jié)構(gòu)或ΡΝ/ Μ/NP結(jié)構(gòu)的薄膜； 沉積硬掩膜二； 光刻磁記憶單元陣列； 刻蝕磁記憶單元陣列； 沉積電介質(zhì)二； 表面平坦化。4. 如權(quán)利要求1所述的制造工藝，其特征在于，所述頂電極的形成包括： 在所述磁記憶單元陣列頂部沉積頂電極金屬層和硬掩膜三； 光刻頂電極； 刻蝕頂電極； 沉積電介質(zhì)三； 表面平坦化。5. 如權(quán)利要求1所述的制造工藝，其特征在于，所述磁性隧道結(jié)包括層疊設(shè)置的磁性 參考層、隧道勢(shì)皇層和磁性記憶層。6. 如權(quán)利要求1所述的制造工藝，其特征在于，所述ΡΝ結(jié)或所述ΝΡ結(jié)的基材采用Si、 Ge、SiGe或SiC，其中N型層通過(guò)摻雜V價(jià)元素形成，P型層通過(guò)摻雜III價(jià)元素形成；或者 所述PN結(jié)的基材采用GaAs或InP，其中N型層通過(guò)摻雜VI價(jià)元素形成，P型層通過(guò)摻雜II 價(jià)元素形成。7. 如權(quán)利要求1所述的制造工藝，其特征在于，所述頂電極和/或所述底電極包括金屬 層Cu ;或是包括多層結(jié)構(gòu)TaN/Ta/Cu/Ta/TaN或TiN/Ti/Cu/Ti/TiN，其中Cu頂部的TaN/Ta 或TiN/Ti作為硬掩膜。8. 如權(quán)利要求1所述的制造工藝，其特征在于，將所述ΝΡ/Μ/ΡΝ結(jié)構(gòu)或ΡΝ/Μ/ΝΡ結(jié)構(gòu)替 換為NiP或PiN結(jié)構(gòu)，其中Ν表示Ν型層，Ρ表示Ρ型層，i表示本征半導(dǎo)體層。9. 如權(quán)利要求1所述的制造工藝，其特征在于，將所述ΝΡ/Μ/ΡΝ結(jié)構(gòu)替換為NPN管，將 所述PN/M/NP結(jié)構(gòu)替換為PNP管。10.如權(quán)利要求1-9所述的制造工藝，其特征在于，所述底電極限定了若干第一向?qū)?線，所述頂電極限定了與所述若干第一向?qū)Ь€交叉設(shè)置的若干第二向?qū)Ь€，從而所述若干 第一向?qū)Ь€和所述若干第二向?qū)Ь€限定了若干交叉節(jié)點(diǎn)；每個(gè)所述交叉節(jié)點(diǎn)均設(shè)置有一磁 記憶單元，所述磁記憶單元分別與其所處交叉節(jié)點(diǎn)處的第一向?qū)Ь€和第二向?qū)Ь€電連接。
【專利摘要】本發(fā)明提供了一種交叉矩陣列式磁性隨機(jī)存儲(chǔ)器制造工藝，包括：形成底電極；在所述底電極頂部形成磁記憶單元陣列，其中包括制備多層薄膜形成磁性隧道結(jié)以及與其串聯(lián)的NP/M/PN結(jié)構(gòu)或PN/M/NP結(jié)構(gòu)，其中NP為NP結(jié)，PN為PN結(jié)，M為金屬層；在所述磁記憶單元陣列頂部形成頂電極。由本發(fā)明所制得的交叉矩陣列式磁性隨機(jī)存儲(chǔ)器，利用一對(duì)極性連接方向相反的串聯(lián)二極管替代三極管作為磁記憶單元中的電流流向選擇器，實(shí)現(xiàn)了將復(fù)雜的供電網(wǎng)路改用簡(jiǎn)單的交叉式供電方式。本發(fā)明極大的簡(jiǎn)化了MRAM的生產(chǎn)工藝、降低了成本，并且可以極大地提高存儲(chǔ)芯片的集成度，特別是對(duì)于pSTT-MRAM產(chǎn)品。
【IPC分類】H01L43/08, H01L27/22
【公開(kāi)號(hào)】CN105529344
【申請(qǐng)?zhí)枴緾N201510726561
【發(fā)明人】肖榮福, 郭一民, 陳峻
【申請(qǐng)人】上海磁宇信息科技有限公司
【公開(kāi)日】2016年4月27日
【申請(qǐng)日】2015年10月30日