半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體技術(shù)工藝，且特別是涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]硅工藝的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)在半導(dǎo)體業(yè)中占有舉足輕重的地位?，F(xiàn)今在超大型集成電路中應(yīng)用，為了提高制作工藝密度，需將器件縮小，因而造成器件短通道效應(yīng)(Short Channel Effect)的發(fā)生。
[0003]在深次微米器件中，短通道效應(yīng)為一重要的課題，像器件臨界電壓值(ThresholdVoltage, Vth)會(huì)因通道縮短而下降(Roll-off)、漏極端引入的勢(shì)皇降低(Drain InduceBarrier Lowing,DIBL)效應(yīng)，以及器件較易發(fā)生穿通效應(yīng)(Punch-Through)都是常見的短通道效應(yīng)。其中，DIBL的影響是當(dāng)柵極電壓小于Vth時(shí)，P型硅基板在η+源極與漏極之間會(huì)形成一位勢(shì)皇，并限制電子由源極流向漏極。
[0004]為了改善短通道效應(yīng)，環(huán)型注入(Pocket Implant)結(jié)構(gòu)是一種普遍采用的方式。不過，當(dāng)通道長(zhǎng)度過短時(shí)，漏極電壓增加將減少位勢(shì)皇高度，這是兩者太過接近時(shí)，在表面區(qū)域由漏極至源極的電場(chǎng)穿透所導(dǎo)致。此勢(shì)皇降低效應(yīng)使得由漏極至源極的電子注入大量增加，造成次臨界電流增加。因此，目前亟需解決上述SiMOSFET器件DIBL效應(yīng)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)，可解決硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件的DIBL效應(yīng)。
[0006]本發(fā)明的又一目的在于提供一種半導(dǎo)體結(jié)構(gòu)，可同時(shí)解決DIBL效應(yīng)的問題并在同一芯片整合不同器件。
[0007]本發(fā)明的另一目的在于提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，可在同一芯片整合不同器件并防止DIBL效應(yīng)。
[0008]為達(dá)上述目的，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)包括硅基板、柵極電極、漏極、以及源極。硅基板具有至少一凹部，所述凹部包括(111)晶面。柵極電極位于所述凹部旁的所述硅基板上。漏極位于所述柵極電極旁的所述凹部?jī)?nèi)，其中所述漏極是選擇性成長(zhǎng)于所述凹部?jī)?nèi)的寬能隙材料。源極則是相對(duì)所述漏極而位于所述柵極電極旁的所述硅基板內(nèi)。
[0009]在本發(fā)明的一實(shí)施例中，上述凹部還包括位于相對(duì)漏極的所述柵極電極旁的所述硅基板內(nèi)，且所述源極是選擇性成長(zhǎng)于所述凹部?jī)?nèi)的寬能隙材料。
[0010]本發(fā)明又提供一種半導(dǎo)體結(jié)構(gòu)，包括基板、位于所述基板上的外延結(jié)構(gòu)、位于所述外延結(jié)構(gòu)上的氧化硅層、硅層、柵極電極、漏極以及源極。所述硅層位于氧化硅層上并與所述氧化硅層構(gòu)成硅堆疊層，且所述硅堆疊層具有至少一開口露出外延結(jié)構(gòu)。柵極電極位于所述開口旁的所述硅層上，且漏極位于所述柵極電極旁的所述開口內(nèi)，其中所述漏極是自所述開口內(nèi)的所述外延結(jié)構(gòu)選擇性成長(zhǎng)的寬能隙材料。源極則是相對(duì)漏極而位于所述柵極電極旁的所述硅層內(nèi)。[0011 ] 在本發(fā)明的又一實(shí)施例中，上述開口還包括位于相對(duì)漏極的所述柵極電極旁的所述硅層內(nèi)，且所述源極是選擇性成長(zhǎng)于所述開口內(nèi)的寬能隙材料。
[0012]在本發(fā)明的各個(gè)實(shí)施例中，上述寬能隙材料包括氮化鎵、碳化硅或能隙大于1.7eV的材料。
[0013]在本發(fā)明的各個(gè)實(shí)施例中，上述寬能隙材料的厚度為0.1 μ m-2 μ m。
[0014]本發(fā)明另提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括在基板上形成外延結(jié)構(gòu)，在所述外延結(jié)構(gòu)上形成氧化娃層，然后接合絕緣體上娃層基板與所述外延結(jié)構(gòu)上的所述氧化娃層，其中所述絕緣體上硅層基板是由第一硅層、絕緣中間層與第二硅層所構(gòu)成，所述氧化硅層是與所述第一硅層接觸。完全去除絕緣體上硅層基板的所述絕緣中間層與所述第二硅層，再于所述第一硅層中形成源極摻雜區(qū)與漏極摻雜區(qū)。去除部分所述第一硅層與所述氧化硅層，以形成穿過所述漏極摻雜區(qū)的第一開口，并露出所述外延結(jié)構(gòu)。自所述第一開口內(nèi)的所述外延結(jié)構(gòu)選擇性成長(zhǎng)寬能隙材料作為漏極，再于所述源極摻雜區(qū)與所述漏極摻雜區(qū)之間形成柵極電極。
[0015]在本發(fā)明的另一實(shí)施例中，上述制造方法還包括去除部分第一硅層與氧化硅層的同時(shí)，形成穿過源極摻雜區(qū)的第二開口，并露出所述外延結(jié)構(gòu)。然后，自所述第二開口內(nèi)的所述外延結(jié)構(gòu)選擇性成長(zhǎng)寬能隙材料作為源極。
[0016]在本發(fā)明的另一實(shí)施例中，上述制造方法還包括去除部分第一硅層與氧化硅層的同時(shí)，形成露出外延結(jié)構(gòu)的氮化物器件區(qū)域。
[0017]在形成所述柵極電極后，在所述氮化物器件區(qū)域形成氮化物器件。。
[0018]在本發(fā)明的另一實(shí)施例中，選擇性成長(zhǎng)上述寬能隙材料的方法包括有機(jī)金屬化學(xué)氣相沉積法。
[0019]基于上述，本發(fā)明由于利用選擇性成長(zhǎng)寬能隙材料于漏極區(qū)域，所以能解決SiMOSFET的DIBL效應(yīng)。另外，本發(fā)明能在解決Si MOSFET的DIBL效應(yīng)的同時(shí)，將Si與GaN器件整合在同一芯片(Chip)上。這種器件結(jié)構(gòu)可以充分利用到寬能隙材料的優(yōu)點(diǎn)，如高耐壓、低導(dǎo)通電阻及適合高溫操作，并且可以形成有潛力的功率器件。
[0020]為讓本發(fā)明的上述特征能更明顯易懂，下文特舉實(shí)施例，并配合所附的附圖作詳細(xì)說明如下。
【附圖說明】
[0021]圖1為本發(fā)明的一實(shí)施例的一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖；
[0022]圖2A至圖2D為圖1的半導(dǎo)體結(jié)構(gòu)中的漏極的制作流程示意圖；
[0023]圖3為本發(fā)明的又一實(shí)施例的一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖；
[0024]圖4A至圖4F為本發(fā)明的另一實(shí)施例的一種半導(dǎo)體結(jié)構(gòu)的制作流程剖面示意圖。
[0025]符號(hào)說明
[0026]100、200:硅基板
[0027]102、206、:凹部
[0028]104:(111)晶面
[0029]106、312、428、430:柵極電極
[0030]108、314、424:漏極
[0031]110、316:源極
[0032]112、322、432、436:源極電極
[0033]114、324、434、438:漏極電極
[0034]202、422:硬掩模
[0035]204、420:區(qū)域
[0036]208:氧化層
[0037]210:寬能隙材料
[0038]300、400:基板
[0039]302^402:外延結(jié)構(gòu)
[0040]304、404:氧化硅層
[0041]306:硅層
[0042]308:硅堆疊層
[0043]310、418:開口
[0044]318、426:柵絕緣層
[0045]320,416:漏極摻雜區(qū)
[0046]406:絕緣體上硅層基板
[0047]408:第一硅層
[0048]410:絕緣中間層
[0049]412:第二硅層
[0050]414:源極摻雜區(qū)
【具體實(shí)施方式】
[0051]圖1是依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖。
[0052]請(qǐng)參照?qǐng)D1，本實(shí)施例的半導(dǎo)體結(jié)構(gòu)包括硅基板100，且硅基板100具有至少一凹部102，所述凹部包括(111)晶面104。凹部102旁的硅基板100上有柵極電極106。漏極108位于所述柵極電極106旁的所述凹部102內(nèi)，源極110則是相對(duì)漏極108位于柵極電極106旁的硅基板100內(nèi)，其中源極110例如摻雜區(qū)。所述漏極108是選擇性成長(zhǎng)于凹部102內(nèi)的寬能隙材料，譬如氮化鎵(GaN)、碳化硅(SiC)或其他能隙大于1.7eV的材料。因?yàn)槁O108部分是選擇性成長(zhǎng)的寬能隙材料，所以能解決硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件的漏極端引入的勢(shì)皇降低(DIBL)效應(yīng)。上述寬能隙材料的厚度例如0.1 μ m-2 μ m。
[0053]上述漏極108的詳細(xì)制造工藝可參照?qǐng)D2A至圖2D所示，但本發(fā)明并不限于此。
[0054]在圖2A中顯示有硅(100)基板200，并且在硅(100)基板200上形成有硬掩模202。這層硬掩模202例如氧化硅層，且形成方式例如化學(xué)氣相沉積法(CVD)，厚度則約數(shù)十至數(shù)百納米。然后，可通過光刻法將預(yù)定形成漏極的區(qū)域204暴露出來，這個(gè)區(qū)域204的間距約數(shù)微米。
[0055]接著，在圖2B中，利用如KOH溶液的濕式蝕刻劑蝕刻出硅(100)基板200，直到形成開口 206，且開口 206具有〈111〉和〈-1-11〉的晶面，然后將硬掩模202去除。上述開口206的深度約為0.1 μ m-2 μ m。
[0056]然后，在圖2C中，通過如電子束(e-beam)蒸鍍的方式選擇性蒸鍍氧化層208，其厚度例如100納米左右，只有硅(100)基板200的〈111〉與〈100〉的晶面露出。
[0057]之后，如圖2D所示，可通過如有機(jī)金屬化學(xué)氣相沉積(MOCVD)設(shè)備執(zhí)行外延側(cè)向成長(zhǎng)(Epitaxial lateral overgrowth)，在娃(100)基板200上選擇性成長(zhǎng)寬能隙材料210。而且，當(dāng)硅(100)基板200為P型基板，寬能隙材料210可為η型寬能隙材料，摻質(zhì)濃度例如11Vcm3或其摻雜濃度介于10 1Vcm3-1O2Vcm30另一方面，當(dāng)硅(100)基板200為η型基板，寬能隙材料210可為P型寬能隙材料，其摻雜濃度介于1017/cm3-102°/cm3。
[0058]后續(xù)的制造工藝可以包括將硅(100)基板200的漏極以外的寬能隙材料210去除