鰭式場效應晶體管及其制造方法
【技術領域】
[0001]本發(fā)明屬于半導體制造領域，尤其涉及一種鰭式場效應晶體管及其制造方法。
【背景技術】
[0002]隨著半導體器件的高度集成，MOSFET溝道長度不斷縮短，一系列在MOSFET長溝道模型中可以忽略的效應變得愈發(fā)顯著，甚至成為影響器件性能的主導因素，這種現(xiàn)象統(tǒng)稱為短溝道效應。短溝道效應會惡化器件的電學性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。
[0003]目前，為了解決短溝道效應的問題，提出了鰭式場效應晶體管(Fin-FET)的立體器件結(jié)構(gòu)，F(xiàn)in-FET是具有鰭型溝道結(jié)構(gòu)的晶體管，它利用薄鰭的幾個表面作為溝道，從而可以防止傳統(tǒng)晶體管中的短溝道效應，同時可以增大工作電流。
[0004]在對于半導體器件，在半導體器件襯底內(nèi)的機械應力可以用來調(diào)節(jié)器件的性能，通過增強源漏區(qū)或溝道的應力，來提高載流子的遷移率，提高器件的性能。對于Fin-FET，如何通過應力工程提高器件的載流子遷移率也是研究的熱點之一。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的在于克服現(xiàn)有技術中的不足，提供一種鰭式場效應晶體管的制造方法，以提高器件的載流子遷移率。
[0006]為實現(xiàn)上述目的，本發(fā)明的技術方案為:
[0007]—種鰭式場效應晶體管的制造方法，包括步驟:
[0008]提供襯底，所述襯底上形成有鰭，鰭之間形成有隔離；
[0009]在鰭上形成柵極；
[0010]去除柵極兩端的部分厚度的鰭，以在隔離間形成凹陷區(qū)；
[0011]從凹陷區(qū)開口端部去除部分隔離，以增大凹陷區(qū)的開口寬度；
[0012]進行選擇性外延生長并進行摻雜，以在凹陷區(qū)上形成源漏區(qū)。
[0013]可選的，所述鰭形成在體硅襯底中，形成隔離的步驟包括:進行隔離材料的淀積；進行平坦化；去除部分厚度的隔離材料，以形成隔離。
[0014]可選的，在進行平坦化與去除部分厚度的隔離材料之間，還包括步驟:進行離子注入，以在鰭中形成穿通停止層。
[0015]可選的，去除的部分厚度的鰭中形成有穿通停止層。
[0016]可選的，所述源漏區(qū)上形成有接觸刻蝕停止層。
[0017]可選的，形成源漏區(qū)的步驟具體包括:在進行選擇性外延生長并進行原位摻雜，以在凹陷區(qū)上形成源漏區(qū)。
[0018]可選的，在形成凹陷區(qū)之前，還包括步驟:形成源漏延伸區(qū)。
[0019]此外，本發(fā)明還提供了由上述方法形成的鰭式場效應晶體管，包括:
[0020]襯底；
[0021]襯底上的鰭；
[0022]鰭之間的隔離；
[0023]鰭上的柵極；
[0024]柵極兩端的隔離間具有凹陷區(qū)，凹陷區(qū)開口的寬度大于凹陷區(qū)下鰭的寬度；
[0025]凹陷區(qū)上外延形成的源漏區(qū)。
[0026]可選的，還包括:形成于鰭中的穿通停止層。
[0027]可選的，還包括形成于源漏區(qū)上的接觸刻蝕停止層。
[0028]本發(fā)明的鰭式場效應晶體管及其制造方法，在鰭上的源漏區(qū)域形成在隔離間的凹陷區(qū)上，且凹陷區(qū)具有更大的開口，這樣，形成體積更大的源漏區(qū)，從而增強源漏區(qū)的應力作用，提高器件的載流子遷移率。
【附圖說明】
[0029]為了更清楚地說明本發(fā)明實施的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0030]圖1示出了本發(fā)明的鰭式場效應晶體管的制造方法的流程圖；
[0031]圖2-圖1lB為根據(jù)本發(fā)明實施例制造鰭式場效應晶體管的各個制造過程中的截面結(jié)構(gòu)示意圖，其中，圖2-圖11為沿柵長方向的晶體管的截面結(jié)構(gòu)示意圖，圖2A-11A為沿鰭延伸方向的晶體管的截面結(jié)構(gòu)示意圖，圖6B-11B為沿源漏區(qū)方向的晶體管的截面結(jié)構(gòu)示意圖。
【具體實施方式】
[0032]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0033]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。
[0034]其次，本發(fā)明結(jié)合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
[0035]需要說明的是，在本發(fā)明的附圖中，相同序號的附圖，如圖2和圖2A，圖6和圖6A、圖6B，為同一制造過程中晶體管的不同方向的截面示意圖，其中，圖2-圖11為沿柵長方向的晶體管的截面結(jié)構(gòu)示意圖，圖2A-11A為沿鰭延伸方向的晶體管的截面結(jié)構(gòu)示意圖，圖6B-11B為沿源漏區(qū)方向的晶體管的截面結(jié)構(gòu)示意圖。
[0036]本發(fā)明提出了一種鰭式場效應晶體管的制造方法，包括:提供襯底，所述襯底上形成有鰭，鰭之間形成有隔離；在鰭上形成柵極；去除柵極兩端的部分厚度的鰭，以在隔離間形成凹陷區(qū)；凹陷區(qū)開口端部去除部分隔離，以增大凹陷區(qū)的開口 ；進行選擇性外延生長并進行摻雜，以在凹陷區(qū)上形成源漏區(qū)。
[0037]本發(fā)明的制造方法，在鰭上的源漏區(qū)域形成在隔離間的凹陷區(qū)上，且凹陷區(qū)具有更大的開口，這樣，形成體積更大的源漏區(qū)，從而增強源漏區(qū)的應力作用，提高器件的載流子遷移率。
[0038]為了更好的理解本發(fā)明的技術方案和技術效果，以下將結(jié)合制造方法的流程示意圖圖1對具體的實施例進行詳細的描述。
[0039]在步驟S01，提供襯底100，所述襯底上形成有鰭102，鰭之間形成有隔離110，參考圖5和圖5A所示。
[0040]在本發(fā)明實施例中，所述襯底為半導體襯底，可以為Si襯底、Ge襯底、SiGe襯底、SOI (絕緣體上娃,Silicon On Insulator)或 GOI (絕緣體上錯,Germanium On Insulator)等。在其他實施例中，所述半導體襯底還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等,還可以為疊層結(jié)構(gòu),例如Si/SiGe等,還可以其他外延結(jié)構(gòu),例如SGOI (絕緣體上鍺硅)等。
[0041]在本實施例中，所述襯底100為體硅襯底。
[0042]在一個具體的實施例中，可以通過如下步驟來提供鰭102及隔離110。
[0043]首先，在體硅的襯底100上形成氮化硅的第一硬掩膜104 ;而后，采用刻蝕技術，例如RIE (反應離子刻蝕)的方法，刻蝕襯底100來形成鰭102，從而形成了襯底100上的鰭102，如圖2和圖2A所示。
[0044]接著，進行填充二氧化硅的隔離材料106，如圖3和圖3A所示；并進行平坦化工藝，如進行化學機械平坦化，直至暴露出第一硬掩膜104，如圖4和圖4A所示；在此時，可以進行離子注入，由第一硬掩膜104保護鰭，在鰭102中形成穿通停止層108的摻雜區(qū)，該摻雜區(qū)位于鰭溝道的下方，用于防止鰭溝道的穿通。
[0045]而后，可以使用濕法腐蝕，如高溫磷酸去除氮化硅的第一硬掩膜104，使用氫氟酸腐蝕去除一定厚度的隔離材料，保留部分的隔離材料在鰭102之間，從而形成了隔離110，如圖5和圖5A所示。
[0046]在步驟S02，在鰭上形成柵極114，參考圖6、圖6A和6B所示。
[0047]在本發(fā)明中，該柵極114可以為前柵工藝中的柵極，也可以為后柵工藝中的偽柵極。在本實施例中，為后柵工藝中的偽柵極。