半導體封裝件及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)一種半導體封裝件的制法，尤指一種提升產(chǎn)能的半導體封裝件及其制法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微型化(miniaturizat1n)的封裝需求,發(fā)展出晶圓級封裝(Wafer LevelPackaging, WLP)的技術(shù)。
[0003]如圖1A至圖1E，其為現(xiàn)有晶圓級半導體封裝件I的制法的剖面示意圖。
[0004]如圖1A所示,形成一熱化離型膠層(thermal release tape) 11于一承載件10上。
[0005]接著，置放多個半導體元件12于該熱化離型膠層11上，該些半導體元件12具有相對的主動面12a與非主動面12b，各該主動面12a上均具有多個電極墊120，且各該主動面12a粘著于該熱化離型膠層11上。
[0006]如圖1B所示，形成一封裝膠體13于該熱化離型膠層11上，以包覆該半導體元件12，且使該半導體元件12的非主動面12b外露于該封裝膠體13。
[0007]如圖1C所示，于該封裝膠體13及該半導體元件12的非主動面12b上藉由一結(jié)合層170貼覆一支撐件17，再烘烤該封裝膠體13以硬化該熱化離型膠層11而移除該熱化離型膠層11與該承載件10,使該半導體元件12的主動面12a外露。之后，固化(curing)該封裝膠體13。
[0008]如圖1D所示,進行線路重布層(Redistribut1n layer, RDL)制程,其形成一線路重布結(jié)構(gòu)14于該封裝膠體13與該半導體元件12的主動面12a上，令該線路重布結(jié)構(gòu)14電性連接該半導體元件12的電極墊120。
[0009]接著，形成一絕緣保護層15于該線路重布結(jié)構(gòu)14上，且該絕緣保護層15外露該線路重布結(jié)構(gòu)14的部分表面，以供結(jié)合如焊球的導電元件16。
[0010]如圖1E所示，沿如圖1D所示的切割路徑S進行切單制程，以獲取多個半導體封裝件1(即封裝單元)。
[0011]現(xiàn)有半導體封裝件I的制法為晶圓級(wafer form),而為降低生產(chǎn)成本,其以整版面形式(Panel form)制作。目前制作的整版面形式的尺寸，其長與寬分別為370mm X470mm,目標發(fā)展為600 mm X 700 mm。
[0012]然而，現(xiàn)有半導體封裝件I的制法中，目前現(xiàn)有切單機臺最大僅能置放100mm X 240 mm，因而無法放置370 mm X 470 mm或更大尺寸，所以現(xiàn)階段需先以人工方式切割成適合尺寸，再放入現(xiàn)有切單機中，導致難以提升產(chǎn)量。
[0013]此外，若要直接將370 mm X 470 mm或更大尺寸的版面進行切單制程，需額外特制機臺，導致產(chǎn)品制作成本提高。
[0014]因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0015]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種半導體封裝件及其制法，能省去機臺開發(fā)的成本。
[0016]本發(fā)明的半導體封裝件，其為整版面結(jié)構(gòu)，其包括:一承載件，其具有多個凹槽；多個承載體，其分別對應置放于各該凹槽中；多個電子元件，其設(shè)于該承載體上并凸出該承載件上，且單一該承載體上設(shè)有多個該電子元件；以及封裝材，其形成于該承載件上，以包覆該些電子元件。
[0017]前述的半導體封裝件中，該電子元件具有相對的主動面與非主動面，且該電子元件的主動面結(jié)合于該承載體上。
[0018]前述的半導體封裝件中，還包括支撐件，其設(shè)于該封裝材上。
[0019]本發(fā)明還提供一種半導體封裝件的制法，其包括:提供一具有多個凹槽的承載件及多個承載體，且各該承載體上設(shè)有多個電子元件；將各該承載體對應置放于各該凹槽中，使各該電子元件凸出于該承載件上；形成封裝材于該承載件上，以令該封裝材包覆該些電子元件，且于對應各該承載體上定義有多個由該封裝材與多個該些電子元件構(gòu)成的封裝體；移除各該承載體與該承載件；以及依各該封裝體進行分離制程。
[0020]前述的制法中，該電子元件具有相對的主動面與非主動面，且該電子元件以其主動面結(jié)合于該承載體上。
[0021]前述的制法中，各該凹槽的形狀對應該承載體的形狀。
[0022]前述的制法中，還包括于移除各該承載體與該承載件前，設(shè)置支撐件于該封裝材上。還包括于于進行分離制程后，移除該支撐件；還包括先移除該支撐件，再進行該分離制程。
[0023]前述的制法中，還包括于移除各該承載體與該承載件后，形成一線路重布結(jié)構(gòu)于各該封裝材上，且該線路重布結(jié)構(gòu)電性連接該電子元件。
[0024]前述的制法中，還包括于進行該分離制程后，進行切單制程。
[0025]由上可知，本發(fā)明的半導體封裝件及其制法，藉由該承載體與凹槽的設(shè)計，以于整版面結(jié)構(gòu)中分離出所需尺寸的封裝區(qū)塊，而于后續(xù)制程中，可進行切單、封裝與組裝等制程，所以藉此方法可依需求增加整版面的尺寸以提升產(chǎn)量，且能省去機臺開發(fā)的成本。
【附圖說明】
[0026]圖1A至圖1E為現(xiàn)有半導體封裝件的制法的剖面示意圖；以及
[0027]圖2A至圖2G為本發(fā)明的半導體封裝件的制法的剖面示意圖；其中，圖2F’及圖2G’為圖2F及圖2G的下視圖。
[0028]符號說明
[0029]I, 2 半導體封裝件 10，20 承載件
[0030]11熱化離型膠層 12半導體元件
[0031]12a, 22a主動面12b, 22b非主動面
[0032]120, 220電極墊13封裝膠體
[0033]14，24 線路重布結(jié)構(gòu)15絕緣保護層
[0034]16，26 導電元件17，27 支撐件
[0035]170, 270結(jié)合層2’封裝區(qū)塊
[0036]2a封裝單元200凹槽
[0037]21承載體210粘著層
[0038]22電子元件23封裝材
[0039]240介電層241 線路層
[0040]25封裝體A，W 面積
[0041]L分割路徑S，S’切割路徑。
【具體實施方式】
[0042]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。
[0043]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實施的限定條件，所以不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”及“一”等的用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當也視為本發(fā)明可實施的范疇。
[0044]圖2A至圖2G為本發(fā)明的半導體封裝件的制法的剖面示意圖。
[0045]如圖2A至圖2B所示，提供一具有多個凹槽200的承載件20及多個承載體21，且各該承載體21上設(shè)有多個電子元件22。接著，將各該承載體21對應置放于各該凹槽200中，使各該電子元件22凸出于該承載件20上。
[0046]于本實施例中，該承載件20為如晶圓、硅板的半導體基板或玻璃基板，且該承載件20的頂側(cè)或底側(cè)的面積X為610 mm X 720 mm,并于該單一承載體21上結(jié)合有多個該電子元件22，而該承載體21藉由其表面上的粘著層210以結(jié)合該些電子元件22。
[0047]此外，該承載體21的頂側(cè)或底側(cè)的面積A為100 mm X 240 mm,且各該凹槽200的形狀對應該承載體21的形狀，所以該承載體21與該凹槽200可作為拼圖式結(jié)構(gòu)，也就是該承載體21的制作可為從一板體結(jié)構(gòu)中切割分離出該承載件20與該承載體21。
[0048]又,該電子元件22為主動元件、被動元件或其組合者,且該主動元件例如半導體晶片，而該被動元件例如電阻、電容及電感。例如，該電子元件22具有相對的主動面22a與非主動面22b，該電子元件22以其主動面22a (即具有電極墊220之側(cè))結(jié)合該粘著層210。
[004