電性連接結(jié)構(gòu)及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種電性連接結(jié)構(gòu)及其制造方法，特別是關(guān)于一種銅對(duì)銅的電性連接結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]近年來(lái)電子半導(dǎo)體的發(fā)展趨勢(shì)中，持續(xù)追求小型化、高效率、低消耗及低成本。由于娃穿孔(TSV，Through Silicon Via)是利用激光在晶圓或芯片上鉆出孔洞(Via)，再將導(dǎo)電材料填充至孔洞中形成導(dǎo)電通路，藉此垂直聯(lián)絡(luò)同一芯片的上下表面，有利于堆疊多個(gè)芯片，這種技術(shù)稱為三維度集成電路(3D IC)構(gòu)裝技術(shù)。相較于以往的多芯片封裝，立體構(gòu)裝技術(shù)可透過(guò)多個(gè)芯片的堆疊來(lái)縮短訊號(hào)傳遞路徑，使訊號(hào)傳遞更快速，同時(shí)也可減少封裝體所占據(jù)的空間，這些優(yōu)點(diǎn)使得3D IC成為各半導(dǎo)體大廠競(jìng)相發(fā)展的技術(shù)，也成為國(guó)內(nèi)集成電路制造與封測(cè)產(chǎn)業(yè)維持競(jìng)爭(zhēng)力的關(guān)鍵。
[0003]各半導(dǎo)體大廠，例如臺(tái)積電、日月光、硅品、力成等，在近幾年皆積極架構(gòu)2.5D與3D IC的封測(cè)產(chǎn)能。除此之外，其他半導(dǎo)體大廠如三星、爾必達(dá)及英特爾等公司都已同樣投Λ 3D IC的研發(fā)和生產(chǎn)。可預(yù)期3D IC產(chǎn)品將會(huì)成為下世代的主流電子商品。
[0004]在3D IC構(gòu)裝技術(shù)中，硅芯片透過(guò)垂直堆疊的方式連結(jié)，可大幅縮小元件體積、增加效率、降低能量消耗與提高功能性。其中，TSV連通為3D IC的核心科技，其關(guān)鍵制程包含了晶圓薄化、直通硅穿孔與銅對(duì)銅連結(jié)等。而在銅對(duì)銅連結(jié)中，可通過(guò)直接擴(kuò)散接合法或微凸塊接合法來(lái)達(dá)成。直接擴(kuò)散接合法不需引入其他材料，可形成高純度的銅對(duì)銅接點(diǎn)。但為驅(qū)動(dòng)銅原子的擴(kuò)散，必須給予高溫(通常300°C或更高)和高壓(25bar以上)，加上銅基材表面通常需要前處理等額外的制程，以活化銅的接合表面。這些復(fù)雜的工序以及預(yù)先處理的方式使得直接擴(kuò)散接合法為一相當(dāng)耗費(fèi)成本且繁雜的制程。此外，于接合時(shí)所須的高壓不但耗費(fèi)成本，也可能對(duì)已形成在芯片上的電子部件造成損害。另一方面，微凸塊接合法則是包含焊接工序，即熔融狀態(tài)的焊料濕潤(rùn)基板且固化，以形成電性連接，因此不需要復(fù)雜的前處理和高的加工壓力。然而，焊錫通常是錫所組成的，會(huì)和作為基材的銅金屬反應(yīng)，在接點(diǎn)中生成大部份的脆性且阻礙電性的介金屬化合物(Intermetallic compound, IMC)，因而大幅降低接點(diǎn)的可靠度。
[0005]故，有必要提供一種電性連接結(jié)構(gòu)及其制造方法，提供具有高可靠度的銅對(duì)銅接合結(jié)構(gòu)，以解決習(xí)用技術(shù)所存在的問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的主要目的在于提供一種電性連接結(jié)構(gòu)及其制造方法。在銅對(duì)銅的接點(diǎn)之間引進(jìn)純鎵與鎳，由于現(xiàn)有介金屬化合物不會(huì)在焊接過(guò)程中形成，因此解決了因介金屬化合物的生成而降低銅對(duì)銅接合可靠度的問(wèn)題。此外，利用鎵金屬所特有的低熔點(diǎn)(僅為29.7°C )及在一般溫度下的高流動(dòng)性，于接合時(shí)僅需相對(duì)較低的接合溫度及壓力就可以形成具有可靠度的銅對(duì)銅接合。
[0007]為達(dá)上述的目的，本發(fā)明的一實(shí)施例提供一種電性連接結(jié)構(gòu)，其中所述電性連接結(jié)構(gòu)包含:一第一銅層；一第二銅層；以及一復(fù)合金屬層，配置于所述第一銅層和所述第二銅層之間，其中所述復(fù)合金屬層包含0.01重量％€鎵€ 20重量％、0.01重量銅蘭50重量％和30重量％蘭鎳蘭99.98重量％。
[0008]在本發(fā)明的一實(shí)施例中，所述復(fù)合金屬層具有面心立方晶體結(jié)構(gòu)。
[0009]在本發(fā)明的一實(shí)施例中，所述復(fù)合金屬層包含0.01?10重量％的鎵、0.01?10重量％的銅以及80?99.98重量％的鎳。
[0010]本發(fā)明的另一實(shí)施例提供一種電性連接結(jié)構(gòu)的制造方法，其中所述制造方法包括步驟:(I)提供一第一銅層和一第二銅層；(2)形成一第一鎳層于所述第一銅層上；(3)形成一第二鎳層于所述第二銅層上；(4)形成一鎵層于所述第一鎳層上；以及(5)使所述第二鎳層和所述鎵層接觸，并進(jìn)行熱壓接合，以形成上述電性連接結(jié)構(gòu)。
[0011]在本發(fā)明的一實(shí)施例中，所述步驟(2)之前另包含一步驟(Ia):對(duì)所述第一銅層進(jìn)行表面處理。
[0012]在本發(fā)明的一實(shí)施例中，所述表面處理是使用研磨或使用酸性溶液與溶劑清洗所述第一銅層。
[0013]在本發(fā)明的一實(shí)施例中，所述步驟(3)之前另包含一步驟(Ib):對(duì)所述第二銅層進(jìn)行表面處理。
[0014]在本發(fā)明的一實(shí)施例中，所述表面處理是使用研磨或使用酸性溶液與溶劑清洗所述第二銅層。
[0015]在本發(fā)明的一實(shí)施例中，所述步驟(2)是利用電鍍或蒸鍍法形成所述第一鎳層。
[0016]在本發(fā)明的一實(shí)施例中，所述步驟(3)是利用電鍍或蒸鍍法形成所述第二鎳層。
[0017]在本發(fā)明的一實(shí)施例中，所述步驟(4)是利用電鍍或蒸鍍法形成所述鎵層。
[0018]在本發(fā)明的一實(shí)施例中，所述步驟(5)中的熱壓接合的溫度為300-400°C，以及壓力為4-8巴(bar)。
[0019]在本發(fā)明的一實(shí)施例中，所述第一鎳層、所述第二鎳層以及所述鎵層的厚度比為
0.5 ?20:0.5 ?20:0.01 ?5。
[0020]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下:
【附圖說(shuō)明】
[0021]圖1是本發(fā)明一實(shí)施例的電性連接結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0022]圖2a至2d是本發(fā)明一實(shí)施例的電性連接結(jié)構(gòu)的制造方法的流程示意圖。
[0023]圖3是本發(fā)明一實(shí)施例的電性連接結(jié)構(gòu)利用金相顯微鏡(Metal1graphicMicroscope)觀察的照片。
[0024]圖4是本發(fā)明一實(shí)施例的電性連接結(jié)構(gòu)經(jīng)韋氏硬度儀(Vickers HardnessTester)分析后，利用金相顯微鏡觀察的照片。
【具體實(shí)施方式】
[0025]為了讓本發(fā)明的上述及其他目的、特征、優(yōu)點(diǎn)能更明顯易懂，下文將特舉本發(fā)明較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。再者，本發(fā)明所提到的方向用語(yǔ)，例如上、下、頂、底、前、后、左、右、內(nèi)、外、側(cè)面、周圍、中央?橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。此外，本發(fā)明所提到的單數(shù)形式“一”、“一個(gè)”和“所述”包括復(fù)數(shù)引用，除非上下文另有明確規(guī)定。例如，術(shù)語(yǔ)“一化合物”或“至少一種化合物”可以包括多個(gè)化合物，包括其混合物；本發(fā)明文中提及的「％」若無(wú)特定說(shuō)明皆指「重量百分比(wt%)」；數(shù)值范圍(如10%?11%的A)若無(wú)特定說(shuō)明皆包含上、下限值(即10%=A= 11%);數(shù)值范圍若未界定下限值(如低于0.2%的B，或0.2%以下的B)，則皆指其下限值可能為0(即B 5 0.2% );各成份的「重量百分比」的比例關(guān)系亦可置換為「重量份」的比例關(guān)系。上述方向和數(shù)值相關(guān)用語(yǔ)是用以說(shuō)明及理解本發(fā)明，而非用以限制本發(fā)明。
[0026]請(qǐng)參照?qǐng)D1所示，本發(fā)明一實(shí)施例的電性連接結(jié)構(gòu)I主要包含一第一銅層11、一第二銅層12以及一復(fù)合金屬層41。所述復(fù)合金屬層41配置于所述第一銅層11和所述第二銅層12之間，包含有0.01重量％蘭鎵蘭20重量％、0.01重量％蘭銅蘭50重量％和30重量％蘭鎳蘭99.98重量％。優(yōu)選的，所述復(fù)合金屬層包含0.01?10重量％的鎵、0.01?10重量％的銅以及80?99.98重量％的鎳，可例如是0.8重量％的鎵、1.1重量％的銅以及98.1重量％的鎳，然不限于此。再者，所述復(fù)合金屬層41具有面心立方(Face-CenteredCubic)晶體結(jié)構(gòu)。
[0027]請(qǐng)?jiān)賲⒄請(qǐng)D2a至2d所示，本發(fā)明再一實(shí)施例的電性連接結(jié)構(gòu)I的制造方法，其主要包括步驟:(SI)提供一第一銅層11和一第二銅層12 ; (S2)形成一第一鎳層21于所述第一銅層11上；(S3)形成一第二鎳層22于所述第二銅層12上；(S4)形成一鎵層31于所述第一鎳層21上；以及(S5)使所述第二鎳層22和所述鎵層31接觸，并進(jìn)行熱壓接合。本發(fā)明將于下文逐一詳細(xì)說(shuō)明所述實(shí)施例的上述各步驟的實(shí)施細(xì)節(jié)及其原理。
[0028]如圖2a所示，本發(fā)明實(shí)施例的電性連接結(jié)構(gòu)I的制造方法首先是:(SI)提供一第一銅層11和一第二銅層12。所述第一銅層11和所述第二銅層12可例如是硅穿孔技術(shù)中不同芯片上的銅墊(Copper pads)，通過(guò)銅墊和銅墊之間的電性接合，可完成3D IC的集成電路構(gòu)裝。
[0029]請(qǐng)接著參考圖2b，本發(fā)明實(shí)施例的電性連接結(jié)構(gòu)I的制造方法接著是:(S2)形成一第一鎳層21于所述第一銅層11上；以及(S3)形成一第二鎳層22于所述第二銅層12上。優(yōu)選的，在所述步驟(S2)