一種蛋糕結(jié)構(gòu)的3d nor型存儲器及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器領(lǐng)域，具體設(shè)計一種蛋糕結(jié)構(gòu)的3DNOR型存儲器及其形成方法。
【背景技術(shù)】
[0002]隨著工藝尺寸的縮小，基于平面結(jié)構(gòu)的存儲密度提高，相應(yīng)的制造成本也越來越高，于是產(chǎn)生了三維存儲結(jié)構(gòu)。
[0003]BiCS結(jié)構(gòu)是現(xiàn)有的研究非常廣泛的3D NAND flash結(jié)構(gòu)。BiCS結(jié)構(gòu)的存儲密度比較平面結(jié)構(gòu)的存儲單元有了很大提高，但是在空間利用率不足，存儲密度不高。

【發(fā)明內(nèi)容】

[0004]本發(fā)明旨在至少解決上述技術(shù)問題之一。
[0005]為此，本發(fā)明的第一個目的在于提出一種蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成方法。
[0006]本發(fā)明的第二個目的在于提出一種蛋糕結(jié)構(gòu)的3DNOR型存儲器。
[0007]為了實現(xiàn)上述目的，本發(fā)明的實施例公開了一種蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成方法，包括以下步驟:S1:在硅膠片上摻雜制作硅襯底;S2:在所述硅襯底上依次沉淀隔離層和柵介質(zhì)層;S3:對所述柵介質(zhì)層和所述隔離層豎直刻蝕多個孔，所述多個孔的下端與所述硅襯底的上表面均齊平；S401:從所述多個孔的內(nèi)壁向孔心均依次周向沉積ONO層；S402:從所述多個孔的孔心處淀積多晶硅填滿所述多個孔;S403:對填充后的所述多個孔的孔口處均進(jìn)行平坦化處理；S5:對所述隔離層和所述柵介質(zhì)層進(jìn)行刻蝕，形成臺階和隔離槽;以及S6:在所述臺階上設(shè)置柵電極。
[0008]根據(jù)本發(fā)明實施例的蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成方法，空間利用率高、存儲密度大。
[0009]另外，根據(jù)本發(fā)明上述實施例的蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成方法，還可以具有如下附加的技術(shù)特征:
[0010]進(jìn)一步地，所述步驟SI進(jìn)一步包括:注入硼元素進(jìn)行摻雜，達(dá)到lel9cm —3。
[0011 ]進(jìn)一步地，所述步驟S2進(jìn)一步包括:所述隔離層為二氧化硅隔離層，其中，所述二氧化硅隔離層的厚度為所述柵介質(zhì)層厚度的兩倍。
[0012]進(jìn)一步地，所述步驟S401進(jìn)一步包括:所述ONO層從外到內(nèi)依次為二氧化硅層、氮化硅層和二氧化硅層。
[0013]進(jìn)一步地，所述步驟S5進(jìn)一步包括:根據(jù)所述隔離層的厚度和所述柵介質(zhì)層的厚度設(shè)置所述臺階的數(shù)量和深度。
[0014]為了實現(xiàn)上述目的，本發(fā)明的實施例公開了一種蛋糕結(jié)構(gòu)的3DNOR型存儲器，是通過上述蛋糕結(jié)構(gòu)的3D NOR型存儲器的形成方法制備的。
[0015]根據(jù)本發(fā)明實施例的蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成方法，相比BiCS結(jié)構(gòu)具有更好的空間利用率和存儲密度。本發(fā)明的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。
【附圖說明】
[0016]本發(fā)明的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對實施例的描述中將變得明顯和容易理解，其中:
[0017]圖1是本發(fā)明一個實施例的流程不意圖；
[0018]圖2-圖7是本發(fā)明一個實施例的蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成過程示意圖；
[0019]圖8是本發(fā)明一個實施例的蛋糕型3DNAND flash的單元的示意圖；
[0020]圖9是本發(fā)明一個實施例的A-A向剖視示意圖。
【具體實施方式】
[0021]下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0022]在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性。
[0023]在本發(fā)明的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接;可以是機(jī)械連接，也可以是電連接;可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本發(fā)明中的具體含義。
[0024]參照下面的描述和附圖，將清楚本發(fā)明的實施例的這些和其他方面。在這些描述和附圖中，具體公開了本發(fā)明的實施例中的一些特定實施方式，來表示實施本發(fā)明的實施例的原理的一些方式，但是應(yīng)當(dāng)理解，本發(fā)明的實施例的范圍不受此限制。相反，本發(fā)明的實施例包括落入所附加權(quán)利要求書的精神和內(nèi)涵范圍內(nèi)的所有變化、修改和等同物。
[0025]以下結(jié)合附圖描述根據(jù)本發(fā)明實施例的蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成方法。
[0026]圖1是本發(fā)明一個實施例的流程圖，圖2至圖7是本發(fā)明一個實施例的蛋糕結(jié)構(gòu)的3D NOR型存儲器的形成過程示意圖。
[0027]本發(fā)明提供一種蛋糕結(jié)構(gòu)的3DNOR型存儲器的形成方法，包括以下步驟:
[0028]S1:在硅膠片上摻雜制作硅襯底100。
[0029]具體地，如圖2所示，在硅片上摻雜制作硅襯底100，摻雜的濃度根據(jù)實際情況而定，一般是注入硼元素，達(dá)到I e 19cm-3。
[0030]S2:在硅襯底100上依次沉淀隔離層200和柵介質(zhì)層300。
[0031]具體地，如圖3所示，隔離層200為S12隔離層，隔離層200的厚度根據(jù)實際工藝尺寸而定，隔離層200的目的是為了實現(xiàn)電學(xué)隔離.隔離層200—般為柵介質(zhì)層厚度的兩倍，柵介質(zhì)層的厚度取決