一種半導(dǎo)體器件及其制造方法、電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子
目.ο
【背景技術(shù)】
[0002]在先進(jìn)半導(dǎo)體器件的制造工藝中，嵌入式鍺硅工藝可以明顯增強(qiáng)PMOS的性能。為了獲得更大的工藝窗口和更好的電學(xué)性能，通常是先在柵極的兩側(cè)形成側(cè)壁結(jié)構(gòu)，然后形成嵌入式鍺硅。
[0003]在現(xiàn)有的嵌入式鍺硅工藝中，通常在PMOS的源/漏區(qū)形成Σ狀凹槽以用于在其中選擇性外延生長(zhǎng)嵌入式鍺硅，Σ狀凹槽可以有效縮短器件溝道的長(zhǎng)度，滿足器件尺寸按比例縮小的要求。通常采用先干法蝕刻再濕法蝕刻的工藝形成Σ狀凹槽，為了精確控制Σ狀凹槽的最寬處的尺寸，先通過(guò)各向異性的干法蝕刻形成U型凹槽，再通過(guò)濕法蝕刻將U型凹槽轉(zhuǎn)變?yōu)棣矤畎疾?。U型凹槽的寬度尺寸可以通過(guò)柵極兩側(cè)的側(cè)壁結(jié)構(gòu)的厚度加以控制，由于側(cè)壁結(jié)構(gòu)的厚度通常較薄，因而造成器件的邊緣電容值較高，導(dǎo)致器件性能的下降。
[0004]因此，需要提出一種方法，以解決上述問(wèn)題。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)以及位于所述柵極結(jié)構(gòu)兩側(cè)的第一側(cè)壁結(jié)構(gòu)；在位于所述PMOS區(qū)的第一側(cè)壁結(jié)構(gòu)之間的半導(dǎo)體襯底中形成U形凹槽；蝕刻所述U形凹槽，以形成Σ狀凹槽；外延生長(zhǎng)嵌入式鍺硅層，以完全填充所述Σ狀凹槽；去除位于所述PMOS區(qū)的第一側(cè)壁結(jié)構(gòu)，并在位于所述PMOS區(qū)的柵極結(jié)構(gòu)兩側(cè)形成第二側(cè)壁結(jié)構(gòu)；通過(guò)蝕刻去除部分所述第二側(cè)壁結(jié)構(gòu)，并實(shí)施應(yīng)力近臨工藝以增強(qiáng)作用于所述PMOS區(qū)的溝道區(qū)的應(yīng)力。
[0006]在一個(gè)示例中，采用各向異性的干法蝕刻形成所述U形凹槽。
[0007]在一個(gè)示例中，形成所述U形凹槽之后，還包括實(shí)施灰化處理，以去除殘留于所述U形凹槽的側(cè)壁和底部的由所述干法蝕刻所產(chǎn)生的聚合物。
[0008]在一個(gè)示例中，所述灰化處理是在高濃度的H2的氛圍下進(jìn)行的，所述H2的含量為40% -100%，溫度為 3000C -4000C ο
[0009]在一個(gè)示例中，形成所述嵌入式鍺硅層之后，還包括在所述嵌入式鍺硅層的頂部形成硅帽層的步驟。
[0010]在一個(gè)示例中，所述第二側(cè)壁結(jié)構(gòu)的構(gòu)成材料為具有低介電常數(shù)的材料，以有效改善后續(xù)實(shí)施所述應(yīng)力近臨工藝之后通過(guò)沉積工藝形成的接觸孔蝕刻停止層的形貌。
[0011]在一個(gè)示例中，在形成所述第二側(cè)壁結(jié)構(gòu)之前，還包括實(shí)施另一應(yīng)力近臨工藝的過(guò)程，其包括以下步驟:先在位于所述PMOS區(qū)的柵極結(jié)構(gòu)兩側(cè)形成第三側(cè)壁結(jié)構(gòu)，再通過(guò)濕法蝕刻完全去除所述第三側(cè)壁結(jié)構(gòu)，最后實(shí)施所述另一應(yīng)力近臨工藝。
[0012]在一個(gè)實(shí)施例中，本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件。
[0013]在一個(gè)實(shí)施例中，本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導(dǎo)體器件。
[0014]根據(jù)本發(fā)明，形成所述U形凹槽所帶來(lái)的邊緣電容的數(shù)值大為減小，同時(shí)可以有效改善后續(xù)通過(guò)沉積工藝形成的接觸孔蝕刻停止層的形貌。
【附圖說(shuō)明】
[0015]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0016]附圖中:
[0017]圖1A-圖1F為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0018]圖2為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟的流程圖。
【具體實(shí)施方式】
[0019]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0020]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法、電子裝置。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0021]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書(shū)中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0022][示例性實(shí)施例一]
[0023]參照?qǐng)D1A-圖1F，其中示出了根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。
[0024]首先，如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底100的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)，作為示例，隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。隔離結(jié)構(gòu)將半導(dǎo)體襯底100分為NMOS區(qū)和PMOS區(qū)，為了簡(jiǎn)化，圖示中僅示出PMOS區(qū)。半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。
[0025]在半導(dǎo)體襯底100上形成有柵極結(jié)構(gòu)，作為示例，柵極結(jié)構(gòu)包括依次層疊的柵極介電層102a、柵極材料層102b和柵極硬掩蔽層102c。柵極介電層102a包括氧化物層，例如二氧化硅(S12)層。柵極材料層102b包括多晶硅層、金屬層、導(dǎo)電性金屬氮化物層、導(dǎo)電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構(gòu)成材料可以是鎢(W)、鎳(Ni)或鈦(Ti);導(dǎo)電性金屬氮化物層包括氮化鈦(TiN)層；導(dǎo)電性金屬氧化物層包括氧化銥(IrO2)層；金屬硅化物層包括硅化鈦(TiSi)層。柵極硬掩蔽層102c包括氧化物層、氮化物層、氮氧化物層和無(wú)定形碳中的一種或多種，其中，氧化物層的構(gòu)成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未摻雜硅玻璃(USG)、旋涂玻璃(SOG)、高密度等離子體(HDP)或旋涂電介質(zhì)(SOD);氮化物層包括氮化硅(Si3N4)層；氮氧化物層包括氮氧化硅(S1N)層。柵極介電層102a、柵極材料層102b以及柵極硬掩蔽層102c的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的任何現(xiàn)有技術(shù)，優(yōu)選化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(RTCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)。
[0026]此外，作為示例，在半導(dǎo)體襯底100上還形成有位于柵極結(jié)構(gòu)兩側(cè)且緊靠柵極結(jié)構(gòu)的第一側(cè)壁結(jié)構(gòu)101。其中，第一側(cè)壁結(jié)構(gòu)101由氧化物、氮化物或者二者的組合構(gòu)成。在形成第一側(cè)壁結(jié)構(gòu)101之前，還包括LDD注入以在源/漏區(qū)形成輕摻雜漏(LDD)結(jié)構(gòu)及Halo注入以調(diào)節(jié)閾值電壓Vt和防止源/漏耗盡層的穿通。在第一形成側(cè)壁結(jié)構(gòu)101之后，還包括源/漏注入。
[0027]接著，如圖1B所示，在位于PMOS區(qū)的第一側(cè)壁結(jié)構(gòu)101之間的半導(dǎo)體襯底100中形成U形凹槽103。作為示例，采用各向異性的干法蝕刻形成U形凹槽103，蝕刻氣體包括HBr, Cl2,He和O2，不含有氟基氣體。實(shí)施所述干法蝕刻之前，需要先形成僅遮蔽NMOS區(qū)的掩膜層，作為示例，掩膜層可以為自下而上層疊的緩沖層和應(yīng)力材料層，其中，緩沖層可以為氧化物層或氮氧化硅層，應(yīng)力材料層為可以為具有拉應(yīng)力的氮化硅層。
[0028]接著，如圖1C所示，實(shí)施灰化處理，以去除殘留于U形凹槽103的側(cè)壁和底部的由前述干法蝕刻所產(chǎn)生的聚合物。作為示例，所述灰化處理是在高濃度的H2的氛圍下進(jìn)行的，其中，H2的含量為40% -100%，溫度為3000C -4000C ο
[0029]接下來(lái)，蝕刻U形凹槽103，以形成Σ狀凹槽104。采用濕法蝕刻工藝實(shí)施所述蝕亥|J，利用濕法蝕刻的蝕刻劑在半導(dǎo)體襯底100的構(gòu)成材料的不同晶向上的蝕刻速率不同的特性(100晶向和110晶向的蝕刻速率高于111晶向的蝕刻速率)，擴(kuò)展蝕刻U形凹槽103以形成Σ狀凹槽104。作為示例，所述濕法蝕刻的腐蝕液為四甲基氫氧化銨(TMAH)溶液，溫度為30°C -6