一種finfet結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)制造方法，具體地，涉及一種FINFET結(jié)構(gòu)制造方法。
技術(shù)背景
[0002]當下，片上集成系統(tǒng)(SoC)是信息技術(shù)產(chǎn)業(yè)界發(fā)展的主要趨勢。其特點是在同一芯片內(nèi)需要同時包含高性能晶體管器件、低功耗晶體管器件以及耐高壓的晶體管器件。由于FinFET器件本身具有抑制短溝道效應(yīng)的結(jié)構(gòu)特性，在22nm技術(shù)節(jié)點后可由其代替?zhèn)鹘y(tǒng)平面MOSFET器件構(gòu)成高性能、低功耗集成電路。然而，由于硅基FinFET器件中構(gòu)成鰭片的Si體積顯著減小，這種結(jié)構(gòu)器件對高電壓應(yīng)力非常敏感。因此，實現(xiàn)FinFET器件在高壓領(lǐng)域中(如ESD或I/O)的應(yīng)用，是使立體多柵結(jié)構(gòu)器件能夠全面取代傳統(tǒng)平面結(jié)構(gòu)MOSFETs器件，實現(xiàn)22nm技術(shù)節(jié)點以后SoC的關(guān)鍵。
[0003]傳統(tǒng)的MOSFETs由于受到漏端PN結(jié)反向擊穿、源漏穿通及柵介質(zhì)擊穿等因素并不能直接應(yīng)用于高壓(HV)領(lǐng)域。但是，經(jīng)過對器件結(jié)構(gòu)及摻雜分布的少許改變，傳統(tǒng)的平面MOS晶體管器件也可以處理HV應(yīng)用。通常的做法是是通過在重摻雜的漏區(qū)與柵之間增加一次注入工藝來引入輕摻雜漏擴展區(qū)。對于FinFET器件，其構(gòu)成溝道的鰭片結(jié)構(gòu)尺寸很小，如果通過增加LDD區(qū)的長度來分散表面電場分布，不但使器件的尺寸過大，不利于集成；而且改善器件耐高壓特性的效果并不明顯。另外，由于FinFET器件的溝道位于鰭片的側(cè)墻，而鰭片的厚度通常只有幾nm，因此，除了橫向分布的表面電場，在鰭片的垂直方向上分布的電場同樣會對器件的耐壓特性產(chǎn)生顯著影響。
[0004]因此，實現(xiàn)FinFET器件在高壓領(lǐng)域中(如ESD或I/O)的應(yīng)用，是使立體多柵結(jié)構(gòu)器件能夠全面取代傳統(tǒng)平面MOSFETs器件，實現(xiàn)22nm技術(shù)節(jié)點以后SoC的關(guān)鍵。

【發(fā)明內(nèi)容】

[0005]針對上述問題，本發(fā)明提供了一種FINFET制作方法，能有效的實現(xiàn)FinFET器件在高壓領(lǐng)域中的應(yīng)用。具體地，本發(fā)明提供的制造方法包括以下步驟:
[0006]a.提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成鰭片；
[0007]b.在所述鰭片上方形成偽柵疊層，并在偽柵疊層兩側(cè)形成第一側(cè)墻；
[0008]c.在所述偽柵疊層兩側(cè)的鰭片中形成橫向源漏擴展區(qū)；
[0009]d.在所述偽柵疊層兩側(cè)的鰭片中形成縱向源漏擴展區(qū)；
[0010]e.在所述偽柵疊層兩側(cè)形成第二側(cè)墻，在所述第二側(cè)墻兩側(cè)的鰭片中形成源漏區(qū)；
[0011]f.在所述鰭片周圍的半導(dǎo)體襯底上方形成淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)包圍所述鰭片的下半部分；在所述淺溝槽隔離結(jié)構(gòu)上方形成層間介質(zhì)層，所述層間介質(zhì)層頂部與所述偽柵疊層頂部平齊；去除偽柵疊層并形成柵極空位，在所述柵極空位中形成柵極疊層。
[0012]其中，所述橫向源漏擴展區(qū)和所述縱向源漏擴展區(qū)的摻雜類型相同，與襯底的摻雜類型相反；所述橫向源漏擴展區(qū)的摻雜濃度大于所述縱向源漏擴展區(qū)的摻雜濃度；
[0013]其中，形成所述橫向源漏擴展區(qū)的方法是傾斜的離子注入；形成所述縱向源漏擴展區(qū)的方法是垂直的離子注入，其采用能量和劑量小于形成所述橫向源漏擴展區(qū)采用的能量和劑量。
[0014]其中，所述橫向源漏擴展區(qū)位于所述鰭片中未被淺溝槽隔離包圍的區(qū)域內(nèi)；所述縱向源漏擴展區(qū)位于所述橫向源漏擴展區(qū)下方的鰭片中。
[0015]相應(yīng)的，本發(fā)明還提供了一種FINFET結(jié)構(gòu)，包括:
[0016]襯底；
[0017]鰭片，所述鰭片位于所述襯底上方；
[0018]柵極疊層，所述柵極疊層覆蓋所述鰭片中間的區(qū)域；
[0019]第一側(cè)墻，所述第一側(cè)墻位于所述柵極疊層兩側(cè)；
[0020]橫向源漏擴展區(qū)，所述橫向源漏擴展區(qū)位于所述第一側(cè)墻兩側(cè)的鰭片中；
[0021]縱向源漏擴展區(qū)，所述縱向源漏擴展區(qū)位于所述橫向源漏擴展區(qū)下方的鰭片中；
[0022]第二側(cè)墻，所述第二側(cè)墻位于所述第一側(cè)墻兩側(cè)；
[0023]源漏區(qū)，所述源漏區(qū)位于所述第二側(cè)墻兩側(cè)的鰭片中；
[0024]淺溝槽隔離結(jié)構(gòu)，位于鰭片周圍的半導(dǎo)體襯底上方，所述淺溝槽隔離結(jié)構(gòu)包圍所述鰭片的下半部分；
[0025]層間介質(zhì)層，所述層間介質(zhì)層位于所述淺溝槽隔離結(jié)構(gòu)上方，覆蓋所述鰭片兩側(cè)的區(qū)域，其頂部與所述偽柵疊層頂部平齊。
[0026]其中，所述橫向源漏擴展區(qū)和所述縱向源漏擴展區(qū)的摻雜類型相同，與襯底的摻雜類型相反；所述橫向源漏擴展區(qū)的摻雜濃度大于所述縱向源漏擴展區(qū)的摻雜濃度。
[0027]本發(fā)明提出的方法在傾斜離子注入形成橫向源漏擴展區(qū)之后，緊接著做一步低劑量的垂直離子注入工藝，就可以在Fin的深度方向形成Drain的縱向源漏擴展區(qū)。通過進一步優(yōu)化這一漏端垂直擴展區(qū)的摻雜濃度及形貌，可以使漏端擴展區(qū)大部分被耗盡，這將使漏區(qū)的電場進一步平坦化分布，在很大程度上降低了漏端PN結(jié)處的峰值電場強度，從而有效增加了器件的漏端PN結(jié)擊穿電壓。
【附圖說明】
[0028]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0029]圖1為本發(fā)明的一個【具體實施方式】的FinFET的在鰭片200制作完成后的三維立體圖；
[0030]圖2?圖8為根據(jù)本發(fā)明的一個【具體實施方式】的FinFET各個制造階段的剖面圖；
[0031]圖9為本發(fā)明的一個【具體實施方式】的FinFET的在制作完成后的三維立體圖；
[0032]附圖中相同或相似的附圖標記代表相同或相似的部件。
【具體實施方式】
[0033]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施例作詳細描述。
[0034]下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0035]根據(jù)本發(fā)明的一種FINFET結(jié)構(gòu)，包括:
[0036]半導(dǎo)體襯底100 ；
[0037]鰭片200，所述鰭片位于所述半導(dǎo)體襯底100上方；
[0038]柵極疊層600，所述柵極疊層600覆蓋所述鰭片200中間的區(qū)域；
[0039]第一側(cè)墻301，所述第一側(cè)墻位于所述柵極疊層600兩側(cè)；
[0040]橫向源漏擴展區(qū)210，所述橫向源漏擴展區(qū)210位于所述第一側(cè)墻301兩側(cè)的鰭片200 中；
[0041 ] 縱向源漏擴展區(qū)220，所述縱向源漏擴展區(qū)220位于所述橫向源漏擴展區(qū)210下方的鰭片200中；
[0042]第二側(cè)墻302，所述第二側(cè)墻302位于所述第一側(cè)墻301兩側(cè)；
[0043]源漏區(qū)，所述源漏區(qū)位于所述第二側(cè)墻302兩側(cè)的鰭片200中；
[0044]淺溝槽隔離結(jié)構(gòu)400，位于鰭片200周圍的半導(dǎo)體襯底100上方，所述淺溝槽隔離結(jié)構(gòu)400包圍所述鰭片200的下半部分；
[0045]層間介質(zhì)層500，所述層間介質(zhì)層500位于所述淺溝槽隔離結(jié)構(gòu)400上方，覆蓋所述鰭片200兩側(cè)的區(qū)域，其頂部與所述偽柵疊層300頂部平齊。
[0046]所述柵極疊層600可以只為金屬柵極，也可以為金屬/多晶硅復(fù)合柵極，其中多晶石圭上表面上具有娃化物。
[0047]本發(fā)明在FinFET器件中沿鰭片深度方向弓丨入漏輕摻雜擴展區(qū)，可以使鰭片中電場強度沿縱向均勻分布，有效降低結(jié)表面處的峰值電場，從而提高器件擊穿電壓，起到增強器件耐壓特性的作用。
[0048]相應(yīng)的，本發(fā)明提供了一種FINFET制作方法，能有效的抑制穿通電流而不影響器件其他特性。具體地，該方法包括以下步驟:
[0049]a.提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底上形成鰭片200 ；
[0050]b.在所述鰭片200兩側(cè)形成淺溝槽隔離400，在所述鰭片上方形成偽柵疊層300，并在偽柵疊層300兩側(cè)形成第一側(cè)墻301 ；
[0051]c.在所述偽柵疊層300兩側(cè)的鰭片200中形成橫向源漏擴展區(qū)210 ；
[0052]d.在所述偽柵疊層300兩側(cè)的鰭片200中形成縱向源漏擴展區(qū)220 ；
[0053]e.在所述偽柵疊層300兩側(cè)形成第二側(cè)墻302，在所述第二側(cè)墻302兩側(cè)的鰭片200中形成源漏區(qū)；
[0054]f.在所述鰭片200周圍的半導(dǎo)體襯底100上方形成淺溝槽隔離結(jié)構(gòu)400，所述淺溝槽隔離結(jié)構(gòu)400包圍所述鰭片200的下半部分；在所述淺溝槽隔離結(jié)構(gòu)400上方形成層間介質(zhì)層500，所述層間介質(zhì)層500頂部與所述偽柵疊層300頂部平齊；去除偽柵疊層300并形成柵極空位，在所述柵極空位中形成柵極疊層600。
[0055]其中，所述橫向源漏擴展區(qū)210和所述縱向源漏擴展區(qū)220的摻雜類型相同，與襯底的摻雜類型相反；所述橫向源漏擴展區(qū)210的摻雜濃度大于所述縱向源漏擴展區(qū)220的摻雜濃度。
[0056]其中，所述橫向源漏擴展區(qū)210位于所述鰭片200頂部和淺溝槽隔離400頂部之間的鰭片中；所述縱向源漏擴展區(qū)220位于所述橫向源漏擴展區(qū)210下方的鰭片200中。
[0057]本發(fā)明中形成高壓FinFET器件的橫向源漏擴展區(qū)(LDD)的注入工藝由兩步組成。首先在器件源漏端形成橫向源漏擴展區(qū)(橫向LDD);由于采用了傾斜角度注入，源漏橫向擴展區(qū)的摻雜分布較淺，主要集中在鰭片的高度內(nèi)，而不會進入鰭片被STI說覆蓋的部分。其次，利用中等能量、低劑量的垂直離子注入工藝，在器件源漏區(qū)下方(鰭片被STI所覆蓋的部分)形成一定深度，一定濃度雜質(zhì)分布的垂直漏擴展區(qū)，即縱向LDD，使鰭片中電場強度沿縱向均勻分布，有效降低結(jié)表面處的峰值電場，從而提高器件擊穿電壓，起到增強器件耐壓特性的作用。
[0058]下面結(jié)合附圖對本發(fā)明的制作方法進行詳細說明，包括以下步驟。需要說明的是，本發(fā)明各個實施例的附圖僅是為了示意的目的，因此沒有必要按比例繪制。
[0059]如圖1所示，首先提供半導(dǎo)體襯底100，所述半導(dǎo)體材料可以是硅，鍺，砷化鎵等，優(yōu)選的，在本實施例中，所用襯底為硅襯底。接下來，通過在半導(dǎo)體襯底100表面外延生長半導(dǎo)體層并刻蝕該半導(dǎo)體層而形成鰭片200，所述外延生長方法可以是分子束外延法(MBE)或其他方法，所述刻蝕方法可以是干法刻蝕或干法/濕法刻蝕。鰭片201高度為80