實(shí)施例的半導(dǎo)體器件以及根據(jù)比較例的半導(dǎo)體器件的漏極電流和漏極電壓之間的關(guān)系。
[0072]圖21是曲線圖，示出根據(jù)發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體器件以及根據(jù)比較例的半導(dǎo)體器件的基板電流和漏極電壓之間的關(guān)系。
[0073]圖22是框圖，示出包括根據(jù)發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件的半導(dǎo)體系統(tǒng)。
[0074]圖23是框圖，示出包括根據(jù)發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體器件的半導(dǎo)體系統(tǒng)。
[0075]圖24是示出包括根據(jù)發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件的平板PC的圖示。
[0076]圖25是示出包括根據(jù)發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件的筆記本的圖示。具體實(shí)施例
[0077]在下文，將通過參考附圖解釋發(fā)明構(gòu)思的示范實(shí)施例而詳細(xì)描述本發(fā)明構(gòu)思。在附圖中相同的附圖標(biāo)記表示相同的元件，因此將省略對(duì)它們的描述。
[0078]然而，本發(fā)明構(gòu)思可以以許多不同的形式實(shí)現(xiàn)并且不應(yīng)理解為限于在此闡述的示范實(shí)施例。而是，提供這些實(shí)施例使得本公開將徹底和完整，并將向本領(lǐng)域技術(shù)人員完全地傳達(dá)發(fā)明構(gòu)思的范圍。在附圖中，為了清楚，可以夸大層和區(qū)域的長度和尺寸。
[0079]此外，雖然術(shù)語如第一和第二可以用于在發(fā)明構(gòu)思的不同實(shí)施例中描述各種元件、部件、區(qū)域、層和/或部分，但這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語限制。這些術(shù)語只用于區(qū)分一個(gè)元件、部件、區(qū)域、層或部分與另一元件、部件、區(qū)域、層或部分。因此，以下討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而不背離本發(fā)明構(gòu)思的教導(dǎo)。
[0080]除非另有界定，這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員共同理解的相同的意思。還可以理解諸如那些在通用字典中定義的術(shù)語應(yīng)解釋為一種與在相關(guān)技術(shù)的背景中的它們的涵義一致的涵義，而不應(yīng)解釋為理想化或過度正式的意義，除非在這里明確地如此界定。
[0081]當(dāng)某個(gè)實(shí)施例可以以不同的方式實(shí)現(xiàn)時(shí)，具體的工藝順序可以以不同的方式執(zhí)行以便描述。例如，被順序描述的兩個(gè)工藝可以基本同時(shí)執(zhí)行或可以以與被描述的順序相反的順序執(zhí)行。
[0082]這樣，可以預(yù)期由于例如制造技術(shù)和/或公差引起的從圖示形狀的變化。因此，發(fā)明構(gòu)思的實(shí)施例不應(yīng)解釋為限于這里示出的區(qū)域的具體形狀，而可以解釋為包括由于例如制造引起的形狀的偏差。如這里所用，術(shù)語“和/或”包括相關(guān)列舉項(xiàng)目的一種或多種的任意和所有組合。當(dāng)諸如的至少一個(gè)”的表述在一串元件之后時(shí)，其修飾整個(gè)串的元件而不修飾該串元件中的單個(gè)元件。
[0083]在本說明書中，術(shù)語MOS(金屬氧化物半導(dǎo)體)是廣泛用于半導(dǎo)體領(lǐng)域的術(shù)語?！癕”不僅限于金屬，“M”可涉及各種類型和各種形狀的導(dǎo)體?！癝”可涉及基板或半導(dǎo)體結(jié)構(gòu)?！癘”不限于氧化物，“O”可涉及各種類型的無機(jī)材料或有機(jī)材料。術(shù)語“半導(dǎo)體”可包括單晶、多晶、非晶半導(dǎo)體、IV族半導(dǎo)體、或化合物半導(dǎo)體。元件或摻雜區(qū)的導(dǎo)電類型可以根據(jù)主要載流子的特性定義為“P型”或“N型”，但是這僅是為了描述方便起見并且發(fā)明構(gòu)思不限于上述描述。例如，“P型”或“N型”可以用作更普通的術(shù)語“第一導(dǎo)電類型”或“第二導(dǎo)電類型”。在這點(diǎn)上，第一導(dǎo)電類型可以是P型或N型，第二導(dǎo)電類型可以是N型或P型。在附圖標(biāo)記中，由具有符號(hào)’的參考數(shù)字表示的元件可對(duì)應(yīng)于由沒有符號(hào)’的參考數(shù)字表示的元件，除了由具有符號(hào)’的參考數(shù)字表示的元件具有與由沒有符號(hào)’的參考數(shù)字表示的元件相反的導(dǎo)電類型之外。
[0084]在下文，N溝道橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件被描述為根據(jù)發(fā)明構(gòu)思的半導(dǎo)體器件的實(shí)例。然而，該實(shí)例僅為了方便描述，發(fā)明構(gòu)思不限于上述描述。不僅包括P溝道LDMOS器件的組合而且包括P溝道LDMOS和N溝道LDMOS器件的組合的不同半導(dǎo)體器件和電路可以通過在發(fā)明構(gòu)思的范圍內(nèi)的各種變型和改變來提供。
[0085]圖1A、1B和IC是示出根據(jù)發(fā)明構(gòu)思的實(shí)施例的半導(dǎo)體器件100的圖示?，F(xiàn)在將參考圖1A至IC描述形成為包括鰭主體的鰭型LDMOS晶體管的半導(dǎo)體器件100。圖1A是半導(dǎo)體器件100的主要元件的平面圖。圖1B是圖1A的線B-B’的截面圖。圖1C是圖1A的線C-C’的截面圖。
[0086]參考圖1A至1C，半導(dǎo)體器件100包括具有第一導(dǎo)電類型有源區(qū)AC的基板102、形成在有源區(qū)AC中的第二導(dǎo)電類型漂移區(qū)110、和在漂移區(qū)110上的覆蓋有源區(qū)AC的柵極120。柵絕緣層122設(shè)置在有源區(qū)AC和柵極120之間。
[0087]圖1A至IC示出其中半導(dǎo)體器件100構(gòu)成N溝道LDMOS的實(shí)例。因此，在實(shí)例中，
第一導(dǎo)電類型是P型，第二導(dǎo)電類型是N型。
[0088]基板102可包括諸如Si或Ge的半導(dǎo)體、或者諸如SiGe、SiC、GaAs、InAs或InP的化合物半導(dǎo)體。在其他示例實(shí)施例中，基板102可具有絕緣體上硅(SOI)結(jié)構(gòu)。
[0089]有源區(qū)AC可以限定在鰭型半導(dǎo)體區(qū)中，該鰭型半導(dǎo)體區(qū)通過器件隔離層104被限制為在平行于基板102的主表面102A的方向(X方向)上延伸的線形。有源區(qū)AC包括具有第一寬度Wl的下部鰭有源區(qū)ACL和一體連接到下部鰭有源區(qū)ACL并具有小于第一寬度Wl的第二寬度W2的上部鰭有源區(qū)A⑶。下部鰭有源區(qū)ACL和上部鰭有源區(qū)A⑶每個(gè)可具有在平行于基板102的主表面102A的方向(X方向)上延伸的線形。
[0090]器件隔離層104具有比下部鰭有源區(qū)ACL的上表面高的水平的上表面。上部鰭有源區(qū)ACU從下部鰭有源區(qū)ACL沿Z方向向上突出到比器件隔離層104的上表面高的水平。在圖1B中，在下部鰭有源區(qū)ACL和上部鰭有源區(qū)ACU之間的邊界部分的水平用虛線ACI表不O
[0091]器件隔離層104可以形成為氧化物層、氮化物層或其組合，但是不限于此。
[0092]柵極120具有在基板102上的交叉有源區(qū)AC的方向(Y方向)上延伸的線形。柵極120包括第一豎直柵單元120A、第二豎直柵單元120B和水平柵單元120C，該第一豎直柵單元120A和第二垂直柵單元120B面對(duì)上部鰭有源區(qū)A⑶的兩側(cè)并且柵絕緣層122在其之間，該水平柵單元120C面對(duì)上部鰭有源區(qū)ACU的上表面并且柵絕緣層122在其之間。因此，實(shí)現(xiàn)了三柵極結(jié)構(gòu)，在其中溝道形成在上部鰭有源區(qū)ACU的兩側(cè)和上表面中。在其他實(shí)施例中，不同于圖1A至IC所示，可以實(shí)現(xiàn)雙柵極結(jié)構(gòu)，在其中溝道沒有形成在上部鰭有源區(qū)ACU的上表面中而是形成在上部鰭有源區(qū)ACU的兩側(cè)中，該雙柵極結(jié)構(gòu)具有第一和第二豎直柵單元而沒有水平柵單元。
[0093]柵極接觸端子GCT連接到柵極120。金屬硅化物層例如鎳硅化物層可以設(shè)置在柵極120和柵極接觸端子GCT之間。歐姆接觸可以形成在柵極120和柵極接觸端子GCT之間。
[0094]柵極120可以由導(dǎo)電多晶娃、金屬、導(dǎo)電金屬氮化物或其組合形成。金屬和導(dǎo)電金屬氮化物每個(gè)可包括從由T1、Ta、W、Ru、Nb、Mo和Hf構(gòu)成的組中選擇出的至少一個(gè)，然而不限于此。金屬氮化物可以由TiN、TaN或其組合形成，然而不限于此。柵極120可以通過化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、金屬有機(jī)ALD (MOALD)或金屬有機(jī) CVD (MOCVD)形成。
[0095]柵絕緣層122可以由硅氧化物膜、高介電膜、或其組合形成。高介電膜可以由具有比硅氧化物膜高的介電常數(shù)的材料形成。例如，柵絕緣層122可具有從大約10至大約25的介電常數(shù)。高介電膜可以由從鉿氧化物、鉿氮氧化物、鉿硅氧化物、鑭氧化物、鑭鋁氧化物、鋯氧化物、鋯硅氧化物、鉭氧化物、鈦氧化物、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、釔氧化物、鋁氧化物、鉛鈧鉭氧化物、和鈮酸鉛鋅構(gòu)成的組中選擇出的材料形成，然而不限于此。柵絕緣層122可以通過ALD、CVD或PVD形成。
[0096]柵極120和柵絕緣層122每個(gè)的兩側(cè)可以被絕緣間隔物126覆蓋。絕緣間隔物126可以形成為氧化物膜、氮化物膜或其組合。
[0097]為了實(shí)現(xiàn)由N溝道LDMOS形成的半導(dǎo)體器件100，漂移區(qū)110形成為N型摻雜區(qū)。漏極區(qū)112形成在漂移區(qū)110中與柵極120間隔開的位置處。漏極區(qū)112形成為N+型摻雜區(qū)，具有比漂移區(qū)110高的摻雜濃度。漏極區(qū)112的側(cè)表面和底表面由漂移區(qū)110圍繞。
[0098]漏極接觸端子DCT連接到漏極區(qū)112。在一些實(shí)施例中，金屬硅化物膜例如鎳硅化物膜可以設(shè)置在漏極區(qū)112和漏極接觸端子DCT之間。歐姆接觸可以形成在漏極區(qū)112和漏極接觸端子DCT之間。
[0099]第一導(dǎo)電類型淺阱區(qū)130形成在漂移區(qū)110中與漏極區(qū)112間隔開。淺阱區(qū)130形成為與圖1A和IB中用虛線指示的拐角部CN交疊，S卩，柵極120的面對(duì)漏極區(qū)112的一側(cè)的拐角部CN。淺阱區(qū)130形成為P型摻雜區(qū)。淺阱區(qū)130形成為在有源區(qū)AC中具有比漂移區(qū)110小的深度。因此，淺阱區(qū)130的側(cè)表面和底表面由漂移區(qū)110圍繞。
[0100]源極區(qū)132形成在柵極120和漏極區(qū)112之間的淺阱區(qū)130中。源極區(qū)132形成為N+型摻雜區(qū)，具有比淺阱區(qū)130高的摻雜濃度。源極區(qū)132的側(cè)表面和底表面由淺阱區(qū)130圍繞。在其他實(shí)施例中，源極區(qū)132可以形成在與柵極120間隔開的位置處并且柵絕緣層122和絕緣間隔物126在其之間。
[0101]延伸區(qū)134形成為具有比源極區(qū)132低的摻雜濃度的N型摻雜區(qū)，其在有源區(qū)AC中的源極區(qū)132的一側(cè)形成在柵極120的下部中。輕摻雜漏極(LDD)結(jié)構(gòu)的源極區(qū)由源極區(qū)132和延伸區(qū)134形成。延伸區(qū)134可以形成在由柵極120布置的位置處。源極區(qū)132可以形成在由絕緣間隔物126布置的位置處。
[0102]源極接觸端子SCT形成在源極區(qū)132中。在一些實(shí)施例中，金屬硅化物層例如鎳硅化物層可以設(shè)置在源極區(qū)132和源極接觸端子SCT之間。歐姆接觸可以形成在源極區(qū)132和源極接觸端子SCT之間。
[0103]體接觸區(qū)136形成在淺阱區(qū)130中鄰近于源極區(qū)132的位置處。體接觸區(qū)136形成在淺阱區(qū)130中在源極區(qū)132和漏極區(qū)112之間。體接觸區(qū)136具有比淺阱區(qū)130高的慘雜濃度。體接觸區(qū)136形成為P+型慘雜區(qū)。
[0104]體接觸端子BCT連接到體接觸區(qū)136。在一些實(shí)施例中，金屬硅化物層例如鎳硅化物層可以設(shè)置在體接觸區(qū)136和體接觸端子BCT之間。歐姆接觸可以形成在體接觸區(qū)136和體接觸端子BCT之間。
[0105]源極區(qū)132和體接觸區(qū)136在圖1A和IB中彼此相鄰，但是發(fā)明構(gòu)思不限于此。例如，在其他實(shí)施例中，源極區(qū)132和體接觸區(qū)136可以在淺阱區(qū)130中彼此間隔開。
[0106]圖1A和IB示出形成為4端子LDMOS器件的半導(dǎo)體器件100，其包括柵極接觸端子GCT、漏極接觸端子DCT、源極接觸端子SCT和體接觸端子BCT。
[0107]在參考圖1A至IC描述的半導(dǎo)體器件100中，源極區(qū)132和體接觸區(qū)136形成在漂移區(qū)110中。
[0108]當(dāng)半導(dǎo)體器件100處于備用狀態(tài)時(shí)，高電壓可以施加到漏極區(qū)112同時(shí)柵極120、體接觸區(qū)132和源極區(qū)132被接地。為了操作半導(dǎo)體器件100，當(dāng)處于備用狀態(tài)時(shí)電壓可以施加到柵極120。當(dāng)高于半導(dǎo)體器件100的極限電壓的電壓施加到柵極120時(shí)，電子通過在上部鰭有源區(qū)ACU內(nèi)的溝道路徑從源極區(qū)132移到漏極區(qū)112。如圖1B所示的箭頭AR所指示，電流通過溝道路徑并經(jīng)由上部鰭有源區(qū)ACU的下部和下部鰭有源區(qū)ACL中的漂移區(qū)110從源極區(qū)132流到漏極區(qū)112。在這點(diǎn)上，由于源極區(qū)132和體接觸區(qū)136形成在漂移區(qū)110中，與源極區(qū)132和體接觸區(qū)136沒有形成在漂移區(qū)110中的情況相比，形成在漂移區(qū)110中的、在柵極120和漏極區(qū)112之間的比導(dǎo)通電阻Rsp減小。淺阱區(qū)130存在于柵極120的拐角部CN和漂移區(qū)110之間使得柵極120和漂移區(qū)110彼此不直接接觸。因此，如圖1B所示的箭頭AR所指示，電流沒有流過柵極120的拐角部CN。因此，防止在柵極120的拐角部CN處會(huì)發(fā)生的電場(chǎng)集中。因此，防止由于在漂移區(qū)110中的電場(chǎng)集中導(dǎo)致的擊穿電壓降低的現(xiàn)象，減小了基板電流Isub，以及防止漏極誘導(dǎo)的勢(shì)皇降低(DIBL)現(xiàn)象和諸如短溝道效應(yīng)(SCE)、寄生電容(接合電容)等的電特性惡化，該DIBL現(xiàn)象導(dǎo)致由漏極電壓在漏極區(qū)112中產(chǎn)生的泄漏電流。因此，可以增大源漏電流和源漏電壓的安全工作區(qū)(SOA)極限，并且可以提高電性能，其中半導(dǎo)體器件在該安全工作區(qū)(SOA)極限下可安全地操作而沒有電惡化或故障。
[0109]源極區(qū)132和體接觸區(qū)136形成在漂移區(qū)110中，因此不僅減小了比導(dǎo)通電阻Rsp,而且與源極區(qū)132和體接觸區(qū)136形成在漂移區(qū)110之外的情況相比被一個(gè)LDMOS晶體管占據(jù)的區(qū)域可以顯著減小。即，作為比較例，當(dāng)源極區(qū)132和體接觸區(qū)136形成在漂移區(qū)110之外、相對(duì)于柵極120在漂移區(qū)110的相對(duì)側(cè)處時(shí)，在漂移區(qū)110中并在柵極120與漏極區(qū)112之間的比導(dǎo)通電阻Rsp會(huì)不期望地增大。然而，源極區(qū)132和體接觸區(qū)136占據(jù)漂移區(qū)110的可引起比導(dǎo)通電阻Rsp的部分，因此根據(jù)發(fā)明構(gòu)思的半導(dǎo)體器件100 (其中源極區(qū)132和體接觸區(qū)136形成在漂移區(qū)110中)可減小在漂移區(qū)110中的、在柵極120與漏極區(qū)112之間的比導(dǎo)通電阻Rsp。當(dāng)與其中源極區(qū)132和體接觸區(qū)136形成在漂移區(qū)110之外并占據(jù)單獨(dú)的區(qū)域的比較例結(jié)構(gòu)相比時(shí)，在漂移區(qū)110之外的單獨(dú)區(qū)域是不必要的，因此被LDMOS晶體管占據(jù)的區(qū)域可顯著減小。因此，半導(dǎo)體器件100可優(yōu)選地用于高度縮小尺寸的高度集成半導(dǎo)體器件。
[0110]圖2A和2B是示出根據(jù)發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體器件200的圖示。將參考圖2A和2B描述配置為包括多個(gè)體接觸區(qū)的LDMOS晶體管的半導(dǎo)體器件200。圖2A是半導(dǎo)體器件200的主要元件的平面圖。圖2B是在圖2A中的線B-B’的截面圖。在圖2A和2B以及圖1A至IC中相同的附圖標(biāo)記表示相同的元件，因此省略了對(duì)其的詳細(xì)說明。
[0111]半導(dǎo)體器件200大體包括與圖1A至IC的半導(dǎo)體器件100相同的元件。然而，半導(dǎo)體器件200還包括形成在漂移區(qū)110中相對(duì)于柵極120在源極區(qū)132的相對(duì)側(cè)處的體接觸區(qū)236。
[0112]體接觸端子BCT連接到體接觸區(qū)236。然而，根據(jù)其他實(shí)施例，可省略連接到體接觸區(qū)236的體接觸端子BCT。在一些實(shí)施例中，體接觸區(qū)236可包括電浮置的阱區(qū)。
[0113]圖3A和3B是示出根據(jù)發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體器件300的圖示。將參考圖3A和3B描述配置為包括分隔晶體管區(qū)的器件隔離膜的LDMOS晶體管的半導(dǎo)體器件300。圖3A是半導(dǎo)體器件300的主要元件的平面圖。圖3B是圖3A的線B-B’的截面圖。在圖3A和3B以及圖1A至IC中相同的附圖標(biāo)記表示相同的元件，因此省略了對(duì)其的詳細(xì)說明。
[0114]半導(dǎo)體器件300大體包括與圖1A至IC的半導(dǎo)體器件100相同的元件。然而，半導(dǎo)體器件300還包括形成在漂移區(qū)110中相對(duì)于柵極120在源極區(qū)132的相對(duì)側(cè)處的器件隔離膜340。器件隔離膜340可通過執(zhí)行淺溝槽隔離(STI)工藝形成，但是不限于此。
[0115]圖4是示出根據(jù)發(fā)明構(gòu)思的另一實(shí)施例的半導(dǎo)體器件的截面圖。圖4示出包括實(shí)現(xiàn)在體基板402上的平面型LDMOS晶體管的半導(dǎo)體器件400。在圖4以及圖1A至IC中相同的附圖標(biāo)記表示