]下面通過實(shí)施例并結(jié)合附圖作進(jìn)一步說明。
[0028]本實(shí)施例中所研究的半導(dǎo)體納米線包括InAs、InP、InGaAs、InSb,GaSb、In2O3、SnO2及ZnO;半導(dǎo)體納米線是利用固相源化學(xué)氣相沉積法，通過氣相-液相-固相生長機(jī)制在雙溫區(qū)管式爐中制備(J.J.Hou，N.Han，F(xiàn).Y.Wang，etal.,ACS Nano，6，3624(2012); N.Han，F(xiàn).Y.Wang,Z.X.Yang,etal.,NanoscaleRes.Lett.,9,347(2014)；Z.X.Yang,S.P.Yip,D.P.Li，etal.,ACSNano,9,9268(2015));以各類材料的粉末提供納米線的生長源;Au或Ni納米顆粒(6-20nm)催化誘導(dǎo)納米線生長;非晶基底(表面覆蓋S12層的硅片、石英或玻璃)作為納米線生長的基底;高純H2、Ar和O2混合氣分別作為載氣為II1-V和金屬氧化物納米線的生長運(yùn)輸生長源。圖2(a)、(b)分別展示的為本實(shí)驗(yàn)中所使用InAs和InP納米線的掃描電鏡照片，表明本發(fā)明中所使用的納米線質(zhì)量比較好，本實(shí)施例中研究的納米線直徑分布于20-1 OOnm之間。
[0029]本實(shí)施例對場效應(yīng)晶體管制備及修飾的具體工藝步驟包括:
[0030](I)先將制備好的II1-V族及金屬氧化物納米線分散在無水乙醇中，超聲分散均勻；
[0031](2)通過低落涂布法將一維半導(dǎo)體納米材料分散在表面覆蓋50nm S12介電層的p型重?fù)诫s硅片上，該硅片作為FET的背柵極；
[0032](3)將制備好的II1-V族及金屬氧化物納米線通過接觸印刷法轉(zhuǎn)移到表面覆蓋50nm Si02介電層的P型重?fù)诫s娃片上得到納米線陣列，該娃片作為NW Array FET的背柵極；
[0033](4)采用光刻工藝分別在FET的背柵極或NW Array FET的背柵極上制備源、漏電極的光刻膠圖形，然后通過熱蒸發(fā)、電子束蒸發(fā)或真空濺射鍍膜的方法蒸鍍SOnmNi或者Al薄膜作為源、漏電極，并通過金屬剝離工藝去除不需要的光刻膠和金屬薄膜，完成背柵極NWFET、NW Array FET的制備；圖3 (a)為單根背柵極NWFET的結(jié)構(gòu)示意圖，其中，Ni作為源、漏電極，P型重?fù)诫s的Si作為背柵極；圖3(b)為背柵極納米線陣列NW Array FET的結(jié)構(gòu)示意圖，其中，Ni作為源、漏電極，P型重?fù)诫s的Si作為背柵極；
[0034](5)分別選擇與II1-V族及金屬氧化物納米線具有不同功函數(shù)的金屬氧化物半導(dǎo)體材料(Cu0、Ag20、Sn02、Ni0)或該材料所對應(yīng)的金屬材料(Cu、Ag、Sn、Ni)對其表面進(jìn)行修飾，通過熱蒸發(fā)或電子束蒸發(fā)將金屬氧化物半導(dǎo)體或金屬材料沉積在制備好的NWFET和NWArray FET上，鍍膜的厚度為0.2_5nm，對于蒸鍍的金屬薄膜，在空氣中低溫退火處理20-40min，退火溫度為100-150 °C，然后在干燥箱中放置72h以確保金屬顆粒完全氧化成金屬氧化物納米顆粒;通過金屬氧化物半導(dǎo)體納米顆?？梢杂行У卣{(diào)控器件的閾值電壓，獲得增強(qiáng)型和耗盡型的單根NWFET、NW array FET;圖4(a)、4(b)分別為為金屬氧化物半導(dǎo)體納米顆粒修飾后的單根背柵極NWFET和納米線陣列背柵極NW Array FET的結(jié)構(gòu)示意圖。
[0035]實(shí)施例1:
[0036]本實(shí)施例調(diào)控半導(dǎo)體NWFET閾值電壓的具體工藝步驟為:
[0037](I)首先將制備好的InAs納米線分散在無水乙醇中，超聲分散均勻；
[0038](2)通過低落涂布法將一維半導(dǎo)體納米材料分散在表面覆蓋50nm S12介電層的p型重?fù)诫s硅片上；
[0039](3)采用光刻工藝在步驟(2)得到的P型重?fù)诫s硅片上制備源、漏電極的光刻膠圖形，通過熱蒸發(fā)蒸鍍SOnm Ni薄膜作為源、漏電極，然后通過金屬剝離工藝去除不需要的光刻膠和金屬薄膜，完成背柵極InAs NWFET的制備；
[0040](4)通過熱蒸發(fā)法在制備好的背柵極InAs NWFET上蒸鍍0.5nm Cu薄膜，然后在空氣中低溫退火處理20min，退火溫度為120°C，最后在干燥箱中放置72h以確保Cu納米顆粒被完全氧化成CuO納米顆粒；實(shí)驗(yàn)表明0.5nm Cu薄膜所形成的CuO納米顆?？蓪胃鵌nAsNWFET的閾值電壓朝正電壓方向移動(dòng)，圖5a為該實(shí)施例中CuO納米顆粒負(fù)載單根InAs納米線的透射電子顯微鏡照片，說明CuO納米顆粒分布均勾，尺度比較均一(4.6±1.1nm);圖5b為本實(shí)例中一個(gè)典型的CuO納米顆粒修飾的InAs NWFET的掃描電子顯微鏡照片，說明制作的器件溝道比較直，Ni電極薄膜比較平整、致密，納米線的直徑?30nm;圖5c是5b圖所展示的InAs NWFET在0.5nmCu薄膜所形成的CuO納米顆粒修飾前、后的轉(zhuǎn)移曲線，說明0.5nmCu薄膜所形成的CuO納米顆?？蓪胃鵌nAs NWFET的閾值電壓向正電壓方向移動(dòng)?3.3V，修飾后的NWFET閾值電壓為?0.7V，成功地將耗盡型的InAs NWFET轉(zhuǎn)變成增強(qiáng)型；圖5d是單根直徑?40nm的InAs NWFET在0.5nm厚Cu薄膜所形成的CuO納米顆粒修飾前、后的轉(zhuǎn)移曲線，說明0.5nm厚Cu薄膜所形成的CuO納米顆?？沙晒Φ貙胃{米線較粗、直徑為40nm的InAsNWFET的閾值電壓向正電壓方向移動(dòng)?2.2V;修飾后的InAs NWFET閾值電壓為?0V，轉(zhuǎn)變成增強(qiáng)型。
[0041 ] 實(shí)施例2:
[0042]本實(shí)施例中Cu薄膜的沉積厚度為0.2nm，其它實(shí)驗(yàn)條件與實(shí)施例1相同，實(shí)驗(yàn)表明
0.2nm厚Cu薄膜所形成的CuO納米顆粒可將單根InAs NWFET的閾值電壓朝正電壓方向移動(dòng)，圖6a是單根InAs NWFET在0.2nm厚Cu薄膜所形成的CuO納米顆粒修飾前、后的轉(zhuǎn)移曲線，說明0.2nmCu薄膜所形成的CuO納米顆?？沙晒Φ貙胃{米線直徑?30nm的InAs NWFET的閾值電壓向正電壓方向移動(dòng)?2.1V;修飾后的NWFET閾值電壓?OV，成為增強(qiáng)型InAsNWFET0
[0043]實(shí)施例3:
[0044]本實(shí)施例中Cu薄膜的沉積厚度為2.0nm用以修飾InAs納米線的表面，其它實(shí)驗(yàn)條件與實(shí)施例1相同，實(shí)驗(yàn)表明2.0nm Cu薄膜所形成的CuO納米顆粒可將單根InAs NWFET由耗盡型轉(zhuǎn)變成增強(qiáng)型，圖6b是單根InAs NWFET在2.0nm Cu薄膜所形成的CuO納米顆粒修飾前、后的轉(zhuǎn)移曲線，說明2.0nm Cu薄膜所形成的CuO納米顆粒可將單根納米線直徑?30nm的InAs NffFET的閾值電壓向正電壓方向移動(dòng)?6.2V;修飾后的InAs NWFET閾值電壓?5.0V，成功地轉(zhuǎn)變成增強(qiáng)型。
[0045]實(shí)施例4:
[0046]本實(shí)施例中利用熱蒸發(fā)沉積厚度為0.5nmAg薄膜用以修飾InAs納米線的表面，其它實(shí)驗(yàn)條件與實(shí)施例1相同，實(shí)驗(yàn)表明，Ag薄膜所形成的Ag2O納米顆粒可以將單根不同直徑InAs NWFET的閾值電壓朝正電壓方向進(jìn)行不同程度移動(dòng)，圖7是單根InAs NWFET在0.5nmAg薄膜所形成的Ag2O納米顆粒修飾前、后的轉(zhuǎn)移曲線，說明0.5nm Ag薄膜所形成的Ag2O納米顆?？蓪胃{米線直徑?30nm的InAs NWFET的閾值電壓向正電壓方向移動(dòng)?0.7V。
[0047]實(shí)施例5:
[0048]本實(shí)施例中利用熱蒸發(fā)沉積厚度為0.5nm Sn薄膜用以修飾InAs納米線的表面，其它實(shí)驗(yàn)條件與實(shí)施例1相同，實(shí)驗(yàn)表明，Sn薄膜所形成的SnO2納米顆?？梢詫胃煌睆絀nAs NWFET的閾值電壓朝負(fù)電壓方向進(jìn)行不同程度移動(dòng)；圖8是單根InAs NWFET在0.5nmSn薄膜所形成的Sn02納米顆粒修飾前、后的轉(zhuǎn)移曲線，說明0.5nmSn薄膜所形成的Sn02納米顆粒可將單根納米線直徑?30nm的InAs NWFET的閾值電壓向負(fù)電壓方向