使用三維溝道的半導(dǎo)體器件的制作方法
【專利說明】使用三維溝道的半導(dǎo)體器件
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2014年11月21日提交至韓國知識產(chǎn)權(quán)局的韓國專利申請N0.10-2014-0163378的優(yōu)先權(quán)，該申請全部內(nèi)容以引用方式并入本文中。
技術(shù)領(lǐng)域
[0003]本公開涉及一種半導(dǎo)體器件，并且更具體地，涉及使用三維溝道的半導(dǎo)體器件和/或制造該器件的方法。
【背景技術(shù)】
[0004]近來，多柵極晶體管已被建議作為用于增加半導(dǎo)體器件密度的標定技術(shù)(scalingtechnology)之一，所述多柵極晶體管在襯底上形成鰭形或納米線形的娃體，并在所述娃體的表面形成柵極。
[0005]這種多柵極晶體管使用三維(3D)溝道。此外，可在不增加多柵極晶體管的柵極長度的情況下提高電流控制能力。此外，可使溝道區(qū)電勢受漏極電壓影響的短溝道效應(yīng)(SCE)受到限制。
[0006]此外，橫向擴散MOS (LDMOS)或漏極擴展MOS (DEMOS)可作為柵極晶體管(例如，鰭FET)應(yīng)用，但是鰭的寬度會是固定的，進而會影響LDMOS或DEMOS的特性(例如，高擊穿電壓和低導(dǎo)通電阻)。

【發(fā)明內(nèi)容】

[0007]本公開涉及一種包括三維溝道且具有高擊穿電壓和低導(dǎo)通電阻的半導(dǎo)體器件。
[0008]根據(jù)本發(fā)明構(gòu)思的示例實施例，一種半導(dǎo)體器件包括第一鰭、與第一鰭分離的第二鰭、以及位于第一鰭和第二鰭上的柵極。柵極與第一鰭和第二鰭交叉。第一鰭包括位于柵極兩側(cè)的第一摻雜區(qū)。第一摻雜區(qū)電配置為具有施加至其上的第一電壓。第二鰭包括位于柵極兩側(cè)的第二摻雜區(qū)。第二摻雜區(qū)配置為具有施加至其上的第二電壓。第二電壓不同于第一電壓。
[0009]在示例實施例中，第一鰭可包括第一導(dǎo)電類型的第一阱。第一阱可在所述柵極的下部下方沿著第一方向形成。所述柵極可在第一方向上縱長地延伸。
[0010]在示例實施例中，第一鰭可在第二方向上縱長地延伸。第二方向可以不同于第一方向。第一阱可在第一鰭中沿著第二方向延伸。第一摻雜區(qū)可位于第一阱中。
[0011]在示例實施例中，第二鰭可在第二方向上縱長地延伸。第二導(dǎo)電類型的第二阱可形成在第二鰭的至少一部分中。第二導(dǎo)電類型可以不同于第一導(dǎo)電類型。第二摻雜區(qū)可位于第二阱中。
[0012]在示例實施例中，所述半導(dǎo)體器件還可包括襯底。第一鰭和第二鰭可以位于所述襯底上，或者由所述襯底限定第一鰭和第二鰭。第一阱可位于第一鰭以及所述襯底的在柵極的下部下方的一部分中。位于所述柵極的下部下方的第一阱的寬度可以大于第一鰭的寬度。
[0013]在示例實施例中，所述半導(dǎo)體器件還可包括第一有源區(qū)和第二有源區(qū)。第二有源區(qū)可以與第一有源區(qū)分離。第一鰭可位于第一有源區(qū)上，并且第二鰭可位于第二有源區(qū)上。
[0014]在示例實施例中，所述半導(dǎo)體器件還可包括使第一有源區(qū)與第二有源區(qū)彼此分離的深槽隔離層(DTI)。
[0015]在示例實施例中，可由襯底限定第一有源區(qū)和第二有源區(qū)。所述襯底可包括位于第一有源區(qū)與第二有源區(qū)之間并且位于柵極的下部下方的漂移區(qū)。所述半導(dǎo)體器件可配置為:如果向柵極施加開啟電壓，則導(dǎo)通電流從第一摻雜區(qū)經(jīng)由漂移區(qū)流至第二摻雜區(qū)。
[0016]在示例實施例中，可通過淺槽隔離(STI)將第一鰭限定在第一有源區(qū)中。
[0017]在示例實施例中，第一有源區(qū)可以限定在其中形成的多個第一鰭，第二有源區(qū)可以限定在其中形成的多個第二鰭，并且柵極可與多個第一鰭和多個第二鰭交叉。
[0018]在示例實施例中，所述半導(dǎo)體器件還可包括連接至第一摻雜區(qū)的第一走線以及連接至第二摻雜區(qū)的第二走線。第一走線可平行于第一鰭延伸。第二走線可平行于第二鰭延伸。
[0019]在示例實施例中，第一走線和第二走線可位于Ml走線平面中。
[0020]在示例實施例中，所述半導(dǎo)體器件還可包括虛設(shè)柵極。第一鰭可包括第一長邊和第一短邊。第二鰭可包括第二長邊和第二短邊。第一長邊可與第二長邊相對。虛設(shè)柵極可位于第一短邊和第二短邊上。
[0021]在示例實施例中，所述半導(dǎo)體器件可以是橫向摻雜MOS(LDMOS)或漏極擴展MOS(DEMOS)。
[0022]根據(jù)本發(fā)明構(gòu)思的示例實施例，一種半導(dǎo)體器件包括第一鰭、與第一鰭分離的第二鰭、位于第一鰭與第二鰭之間的絕緣層、位于第一鰭和第二鰭上的柵極、第一導(dǎo)電類型的第一阱、不同于第一導(dǎo)電類型的第二導(dǎo)電類型的第二阱、形成在第一阱和第一鰭中的漏極、以及形成在第二阱和第二鰭中的源極。所述柵極與第一鰭、第二鰭以及所述絕緣層交叉。第一阱形成在第一鰭和第二鰭中。第一阱在與所述柵極重疊的絕緣層下部下方延伸。第二阱在第二鰭的一部分中。
[0023]在示例實施例中，所述半導(dǎo)體器件可配置為:如果向柵極施加開啟電壓，則導(dǎo)通電流從漏極經(jīng)由位于所述柵極下部的第一阱流至源極。
[0024]在示例實施例中，第一鰭可在第一有源區(qū)中，第二鰭可在第二有源區(qū)中，并且第一有源區(qū)和第二有源區(qū)可彼此分離。
[0025]在示例實施例中，所述絕緣層可以是深槽隔離(DTI)層。
[0026]在示例實施例中，第一有源區(qū)可包括多個第一鰭，第二有源區(qū)可包括多個第二鰭，并且所述柵極可與多個第一鰭和多個第二鰭交叉。
[0027]在示例實施例中，可在同一有源區(qū)內(nèi)形成第一鰭和第二鰭，并且絕緣層可以是淺槽隔離層(STI)。
[0028]在示例實施例中，所述半導(dǎo)體器件還可包括連接至所述漏極的第一走線以及連接至所述源極的第二走線。第一走線可平行于第一鰭延伸。第二走線可平行于第二鰭延伸。
[0029]在示例實施例中，位于所述柵極下部下方的第一阱的寬度可大于第一鰭的寬度。
[0030]根據(jù)本發(fā)明構(gòu)思的示例實施例，一種半導(dǎo)體器件包括:彼此鄰近且彼此分離的第一鰭和第二鰭，所述第一鰭的長邊與所述第二鰭的長邊相對；位于第一鰭上的柵極，所述柵極與第一鰭和第二鰭交叉；第一導(dǎo)電類型的第一阱，所述第一阱形成在第一鰭中；第一導(dǎo)電類型的第二阱，所述第二阱形成在與所述柵極重疊的區(qū)域的至少一部分中；以及第二導(dǎo)電類型的第三阱，其與第二鰭中的第二阱接觸。第二導(dǎo)電類型不同于第一導(dǎo)電類型。
[0031]在示例實施例中，第一阱與第二阱可彼此連接。
[0032]在示例實施例中，所述半導(dǎo)體器件還可包括位于第一阱中的第一導(dǎo)電類型的第一摻雜區(qū)。所述半導(dǎo)體器件還可包括位于第三阱中的第一導(dǎo)電類型的第二摻雜區(qū)。
[0033]在示例實施例中，第一鰭可位于第一有源區(qū)中。第二鰭可位于與第一有源區(qū)分離的第二有源區(qū)。
[0034]在示例實施例中，所述絕緣層可以是深槽隔離層(DTI)。
[0035]根據(jù)本發(fā)明構(gòu)思的示例實施例，一種半導(dǎo)體器件包括:彼此分離且彼此鄰近的第一鰭和第二鰭，所述第一鰭的長邊與所述第二鰭的長邊相對；位于第一鰭和第二鰭上的柵極，所述柵極與第一鰭和第二鰭交叉；連接至第一鰭的第一走線，所述第一走線平行于第一鰭延伸；以及連接至第二鰭的第二走線，所述第二走線平行于第二鰭延伸。
[0036]在示例實施例中，第一走線和第二走線可位于Ml走線平面中。
[0037]在示例實施例中，配置為供應(yīng)第一電壓的第一電源可連接至第一走線，并且配置為供應(yīng)與第一電壓不同的第二電壓的第二電源可連接至第二走線。
[0038]在示例實施例中，所述半導(dǎo)體器件還可包括平行于柵極的第三走線以及平行于柵極的第四走線。第一走線可連接至第三走線。第二走線可連接至第四走線。第三走線和第四走線可位于在Ml走線平面正上方的M2走線平面中。
[0039]根據(jù)本發(fā)明構(gòu)思的示例實施例，一種半導(dǎo)體器件包括含有第一區(qū)和第二區(qū)的襯底、第一區(qū)上的第一晶體管、以及第二區(qū)上的第二晶體管。第一晶體管包括形成漏極區(qū)域的第一鰭、形成源極區(qū)域的第二鰭、第一鰭與第二鰭之間的絕緣層、第一鰭上的第一柵極、以及鄰近所述絕緣層下部且與第一柵極重疊的漂移區(qū)。第一柵極與第一鰭、第二鰭和絕緣層交叉。第二晶體管包括形成漏極部分和源極部分的第三鰭以及第三鰭上的位于第三鰭的漏極部分與源極部分之間的第二柵極。
[0040]在示例實施例中，第一晶體管可配置為響應(yīng)于施加至其上的第一驅(qū)動電壓而開啟。第二晶體管可配置為響應(yīng)于施加至其上的第二驅(qū)動電壓而開啟。第一驅(qū)動電壓可大于第二驅(qū)動電壓。
[0041]在示例實施例中，第一柵極的長度可大于第二柵極的長度。
[0042]在示例實施例中，第一鰭的寬度、第二鰭的寬度以及第三鰭的寬度可以相同。
[0043]在示例實施例中，第一晶體管和第二晶體管可以是橫向擴散MOS(LDMOS)或漏極擴展 MOS (DEMOS)。
[0044]根據(jù)示例實施例，一種半導(dǎo)體器件包括對第一鰭和第二鰭進行限定的層、以及位于所述層上的柵極。第一鰭和第二鰭在第一方向上彼此分離，并在與第一方向交叉的第二方向上延伸。第一鰭包括彼此分離的第一導(dǎo)電類型的多個第一摻雜區(qū)。第二鰭包括彼此分離的第二導(dǎo)電類型的多個第二摻雜區(qū)。柵極在各個第一摻雜區(qū)之間的第一鰭上方并且在各個第二摻雜區(qū)之間的第二鰭上方在第一方向上延伸。柵極在第一鰭與第二鰭之間的所述層的一部分上方延伸。
[0045]在示例實施例中，所述半導(dǎo)體器件還可包括位于柵極與所述層之間的柵絕緣層。所述層還可包括第一導(dǎo)電類型的第一阱和第二導(dǎo)電類型的第二阱。第二阱可在第二鰭中延伸，從而使第二摻雜區(qū)形成在第二阱中。第一阱可延伸至第一鰭、所述層的一部分以及位于所述柵極下方的第二鰭的部分中，從而使第一鰭的第一摻雜區(qū)可形成在第一阱中，并且第一阱可位于第二鰭中的第二阱