半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及具備存儲晶體管的半導(dǎo)體裝置。
【背景技術(shù)】
[0002]作為可用作ROM(只讀存儲器)的存儲元件，以往，已提出使用具有晶體管結(jié)構(gòu)的元件(以下，稱為“存儲晶體管”。)。
[0003]例如專利文獻I公開了具有MOS晶體管結(jié)構(gòu)的非易失性的存儲晶體管。在該存儲晶體管中，通過對柵極絕緣膜施加高電場將其絕緣擊穿來進行寫入。另外，專利文獻2公開了利用通過對柵極施加規(guī)定的寫入電壓而產(chǎn)生的閾值電壓的變化的存儲晶體管。
[0004]而另一方面，本申請的申請人在專利文獻3中提出了與以往相比能降低消耗功率的新型的非易失性存儲晶體管。該存儲晶體管的活性層(溝道)使用了金屬氧化物半導(dǎo)體，利用由漏極電流產(chǎn)生的焦耳熱，能與柵極電壓無關(guān)且不可逆地變?yōu)楸憩F(xiàn)出歐姆電阻特性的電阻體狀態(tài)。當(dāng)使用這種存儲晶體管時，能使得用于寫入的電壓比專利文獻1、2中的電壓低。此外，在本說明書中，將使該存儲晶體管的氧化物半導(dǎo)體變?yōu)殡娮梵w狀態(tài)的動作稱為“寫入”。另外，該存儲晶體管在寫入后，金屬氧化物半導(dǎo)體成為電阻體，因此，不會作為晶體管進行動作，但在本說明書中，在變?yōu)殡娮梵w后也稱為“存儲晶體管”。同樣地，在變?yōu)殡娮梵w后，也使用構(gòu)成晶體管結(jié)構(gòu)的柵極電極、源極電極、漏極電極、溝道區(qū)域等呼稱。
[0005]專利文獻3記載了將存儲晶體管形成于例如液晶顯示裝置的有源矩陣基板。
[0006]現(xiàn)有技術(shù)文獻
[0007]專利文獻
[0008]專利文獻1:美國專利第6775171號說明書
[0009]專利文獻2:特開平11-97556號公報
[0010]專利文獻3:國際公開第2013/080784號

【發(fā)明內(nèi)容】

[0011]發(fā)明要解決的問題
[0012]在具備存儲晶體管的有源矩陣基板等半導(dǎo)體裝置中，希望進一步提高存儲晶體管的寫入速度。
[0013]本發(fā)明的發(fā)明人進行了研究，在專利文獻3的存儲晶體管中，當(dāng)將寫入時對存儲晶體管的源極/漏極間施加的電壓(寫入電壓)設(shè)定得較大時，能夠提高寫入速度。然而發(fā)現(xiàn)，在向存儲晶體管寫入時，形成在基板上的其它晶體管的特性有可能產(chǎn)生變動。這可能成為致使半導(dǎo)體裝置的可靠性下降的因素。
[0014]本發(fā)明的實施方式的目的在于，既確保半導(dǎo)體裝置的可靠性，又提高存儲晶體管的寫入速度。
[0015]用于解決問題的方案
[0016]本發(fā)明的實施方式的半導(dǎo)體裝置具備:基板;第I晶體管，其支撐于上述基板，具有第I溝道長度LI和第I溝道寬度Wl;以及第2晶體管，其支撐于上述基板，具有第2溝道長度L2和第2溝道寬度W2，上述第I晶體管和上述第2晶體管具有由共同的氧化物半導(dǎo)體膜形成的活性層，上述第I晶體管是能從漏極電流Ids依賴于柵極電壓Vg的半導(dǎo)體狀態(tài)不可逆地變?yōu)槁O電流Ids不依賴于柵極電壓Vg的電阻體狀態(tài)的存儲晶體管，上述第I溝道長度LI小于上述第2溝道長度L2。
[0017]本發(fā)明的另一實施方式的半導(dǎo)體裝置具備:基板;第I晶體管，其支撐于上述基板，具有第I溝道長度LI和第I溝道寬度Wl;以及第2晶體管，其支撐于上述基板，具有第2溝道長度L2和第2溝道寬度W2，上述第I晶體管和上述第2晶體管具有由共同的氧化物半導(dǎo)體膜形成的活性層，上述第I晶體管是能不可逆地變?yōu)槁O電流Isd不依賴于柵極電壓Vg的電阻體狀態(tài)的存儲晶體管，上述第I溝道寬度Wl大于上述第2溝道寬度W2。
[0018]在某實施方式中，上述第I晶體管的溝道長度與溝道寬度之比L1/W1小于上述第2晶體管的溝道長度與溝道寬度之比L2/W2。
[0019]在某實施方式中，上述第I晶體管具有:柵極電極;柵極絕緣膜，其覆蓋上述柵極電極;活性層，其配置在上述柵極絕緣膜上;源極電極，其以與上述活性層的一部分接觸的方式配置在上述活性層上；以及漏極電極，其以與上述活性層的另一部分接觸的方式配置在上述活性層上，在從上述基板的法線方向看時，上述活性層中的隔著上述柵極絕緣膜與上述柵極電極重疊且位于上述源極電極與上述漏極電極之間的部分具有U字形狀。
[0020]在某實施方式中，具備包含上述第I晶體管的存儲電路，上述第2晶體管包含構(gòu)成上述存儲電路的晶體管。
[0021]在某實施方式中，上述基板具有包含上述第I薄膜的晶體管的電源域區(qū)域，上述第2晶體管包含配置于上述電源域區(qū)域的構(gòu)成電路的晶體管。
[0022]在某實施方式中，上述第I晶體管的溝道長度LI是配置于上述電源域區(qū)域并具有由上述共同的氧化物半導(dǎo)體膜形成的活性層的所有晶體管的溝道長度的最小值以下。
[0023]在某實施方式中，上述半導(dǎo)體裝置是有源矩陣基板，具備:顯示區(qū)域，其具有多個像素電極和分別與上述多個像素電極中的對應(yīng)的像素電極電連接的開關(guān)元件；以及周邊區(qū)域，其配置于上述顯示區(qū)域以外的區(qū)域，具有多個電路，上述第2晶體管包含在上述周邊區(qū)域中構(gòu)成上述多個電路的多個晶體管中的至少I個。
[0024]在某實施方式中，上述第I晶體管的溝道長度LI是配置于上述周邊區(qū)域并具有由上述共同的氧化物半導(dǎo)體膜形成的活性層的所有晶體管的溝道長度的最小值以下。
[0025]在某實施方式中，上述第2晶體管包含作為上述開關(guān)元件發(fā)揮功能的晶體管。
[0026]在某實施方式中，上述第I晶體管的溝道長度與溝道寬度之比L1/W1為具有由上述共同的氧化物半導(dǎo)體膜形成的活性層的所有晶體管的溝道長度與溝道寬度之比的最小值以下。
[0027]在某實施方式中，上述共同的氧化物半導(dǎo)體膜是In-Ga-Zn-O系半導(dǎo)體膜。
[0028]在某實施方式中，上述In-Ga-Zn-O系半導(dǎo)體膜包含結(jié)晶質(zhì)部分。
[0029]在某實施方式中，在上述第I晶體管中，在上述半導(dǎo)體狀態(tài)時，在漏極電壓的絕對值為0.1V以上1V以下的范圍內(nèi)，存在每單位溝道寬度的漏極電流Ids/Wl的絕對值成為I X10—14AAxm以下的微小電流狀態(tài)的柵極電壓的電壓范圍，在變?yōu)樯鲜鲭娮梵w狀態(tài)后，在漏極電壓的絕對值為0.1V以上1V以下的范圍內(nèi)，即使在將上述柵極電壓設(shè)定為上述電壓范圍內(nèi)的情況下，上述每單位溝道寬度的漏極電流Ids/Wl的絕對值也成為與上述漏極電壓對應(yīng)的I X 10—11AAim以上的電流狀態(tài)。
[0030]在某實施方式中，上述第I晶體管和上述第2晶體管是薄膜晶體管。
[0031]在某實施方式中，在上述第I晶體管的上述活性層的上方未形成有機絕緣膜。
[0032]在某實施方式中，在上述第2晶體管的上述活性層的上方形成有有機絕緣膜，在上述第I晶體管的上述活性層的上方未形成上述有機絕緣膜。
[0033]發(fā)明效果
[0034]根據(jù)本發(fā)明的一實施方式，在具備利用了從半導(dǎo)體狀態(tài)向電阻體狀態(tài)的變化的存儲晶體管以及使用了與存儲晶體管共同的氧化物半導(dǎo)體膜的其它晶體管的半導(dǎo)體裝置中，能提尚存儲晶體管的與入速度并且在向存儲晶體管與入時抑制其它晶體管的特性下降。因此，既能夠確保半導(dǎo)體裝置的可靠性，又能夠提高存儲晶體管的寫入速度。
【附圖說明】
[0035]圖1(a)是示出存儲晶體管的寫入電壓Vds及柵極電壓Vgs與寫入時間的關(guān)系的圖，(b)是示出存儲晶體管的溝道長度及溝道寬度與寫入時間的關(guān)系的圖，(C)是示出溝道區(qū)域的平面形狀與寫入時間的關(guān)系的圖。
[0036]圖2(a)是示出第I實施方式的半導(dǎo)體裝置1001的存儲晶體管1A和電路用晶體管1B的截面圖，(b)和(c)是分別示出存儲晶體管1A和電路用晶體管1B的平面圖。
[0037]圖3是例示第I實施方式中的構(gòu)成存儲電路的單個存儲單元的圖。
[0038]圖4(a)是第I實施方式的有源矩陣基板1002的平面圖，(b)是例示使用了有源矩陣基板1002的顯示裝置2001的截面圖。
[0039]圖5是例示液晶顯示裝置2001的塊構(gòu)成的圖。
[0040]圖6(a)?(d)是分別示出構(gòu)成非易失性存儲裝置60a?60c的存儲單元、液晶顯示裝置2001的像素電路、柵極驅(qū)動器76以及柵極驅(qū)動器76中的一級的構(gòu)成的概略圖。
[0041]圖7是用于說明第I實施方式的半導(dǎo)體裝置(有源矩陣基板1002)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0042]圖8是用于說明第I實施方式的半導(dǎo)體裝置(有源矩陣基板1002)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0043]圖9是用于說明第I實施方式的半導(dǎo)體裝置(有源矩陣基板1002)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0044]圖10是用于說明第I實施方式的半導(dǎo)體裝置(有源矩陣基板1002)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0045]圖11(a)和(b)是例示第I實施方式的半導(dǎo)體裝置(集成電路)2002的電路框圖和示出半導(dǎo)體裝置的一部分的截面圖。
[0046]圖12(a)是示出存儲晶體管1A的初始狀態(tài)(半導(dǎo)體狀態(tài))時的I ds-Vgs特性的圖，
(b)是存儲晶體管1A的初始狀態(tài)時的Ids-Vds特性的圖。
[0047 ]圖13 (a)是示出存儲晶體管1A的電阻體狀態(tài)時的I ds-Vgs特性的圖，(b)是示出存儲晶體管1A的電阻體狀態(tài)時的Ids-Vds特性的圖。
[0048]圖14是將寫入前后的存儲晶體管1A在Vgs = OV的情況下的原點附近的Ids-Vds特性放大示出的圖。
[0049]圖15是將寫入前后的存儲晶體管1A的Ids-Vgs特性重疊示出的圖。
[0050]圖16是示出寫入前后的存儲晶體管1A的微分電阻(dVds/dlds，單位:Ωμπι)與漏極電壓Vds的關(guān)系的圖。
[0051 ]圖17示出存儲晶體管1A的寫入時間(單位:毫秒)與單位漏極電流(單位:Α/μπι)的關(guān)系的一例。
[0052]圖18(a)和(b)是例示第I實施方式中的其它存儲晶體管的構(gòu)成的平面圖和截面圖。
[0053]圖19(a)和(b)分別是示出第2實施方式的半導(dǎo)體裝置的存儲晶體管1A的平面圖和截面圖。
[0054]圖20是用于說明第2實施方式的半導(dǎo)體裝置(有源矩陣基板1003)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0055]圖21是用于說明第2實施方式的半導(dǎo)體裝置(有源矩陣基板1003)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0056]圖22是用于說明第2實施方式的半導(dǎo)體裝置(有源矩陣基板1003)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0057]圖23是用于說明第2實施方式的半導(dǎo)體裝置(有源矩陣基板1003)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0058]圖24(a)和(b)分別是示出第3實施方式的半導(dǎo)體裝置的存儲晶體管1A的平面圖和截面圖。
[0059]圖25是用于說明第3實施方式的半導(dǎo)體裝置(有源矩陣基板1004)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0060]圖26是用于說明第3實施方式的半導(dǎo)體裝置(有源矩陣基板1004)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0061]圖27是用于說明第3實施方式的半導(dǎo)體裝置(有源矩陣基板1004)的制造方法的工序圖，(a)和(b)是截面圖，(C)是頂視圖。
[0062]圖28(a)和(b)是例示本發(fā)明的實施方式中的其它存儲晶體管的構(gòu)成的平面圖和截面圖。
[0063]圖29是(a)?(C)例示本發(fā)明的實施方式中的其它半導(dǎo)體裝置的構(gòu)成的截面圖。
【具體實施方式】
[0064]本發(fā)明的發(fā)明人對于在專利文獻3所公開的具備存儲晶體管的半導(dǎo)體裝置中既能抑制形成在同一基板上的其它晶體管的特性下降又能提尚存儲晶體管的與入速度的構(gòu)成反復(fù)進行了研究。
[0065]本發(fā)明的發(fā)明人首先調(diào)查了存儲晶體管的寫入速度與寫入電壓的關(guān)系。
[0066]圖1(a)是示出存儲晶體管的寫入電壓Vds及柵極電壓Vgs與寫入時間的關(guān)系的圖。橫軸表示寫入時的柵極電壓Vgs，縱軸表示寫入時間。此外，柵極電壓Vgs是指柵極-源極間的電壓，寫入電壓Vds是指寫入時對源極-漏極間施加的電壓。另外，“寫入時間”是指在對存儲晶體管施加規(guī)定的柵極電壓Vgs和寫入電壓Vds而有漏極電流(寫入電流)流動的狀態(tài)下，到存儲晶體管的金屬氧化物半導(dǎo)體變?yōu)殡娮梵w為止所需要的時間。
[0067]從圖1(a)所示的結(jié)果可知，寫入電壓Vds越大，則寫入時間越短，即寫入速度越高。然而，在與存儲晶體管同一基板上使用與存儲晶體管共同的氧化物半導(dǎo)體膜形成有其它薄膜晶體管的情況下，當(dāng)對存儲晶體管施加較高的寫入電壓Vds時，其它薄膜晶體管也有可能產(chǎn)生寫入的反應(yīng)(溝道區(qū)域的低電阻化)，特性發(fā)生變動。
[0068]因此，本發(fā)明的發(fā)明人對于不使寫入電壓大幅增大地提高寫入速度的構(gòu)成也進行了研究。此外，存儲晶體管的寫入速度并不僅僅依賴于寫入時溝道區(qū)域所產(chǎn)生的焦耳熱的產(chǎn)生量。即使焦耳熱的產(chǎn)生量相同，也能更高效地利用焦耳熱，使溝道區(qū)域的低電阻化所需要的時間(寫入時間)縮短。
[0069]圖1(b)是示出在將寫入時的柵極電壓Vgs和寫入電壓Vds設(shè)為恒定(Vgs= 30V，Vds= 30V)的情況下的存儲晶體管的溝道長度L及溝道寬度W與寫入時間的關(guān)系的圖。橫軸表示存儲晶體管的溝道寬度W，縱軸表示寫入時間。
[0070]從圖1(b)所示的結(jié)果可知，溝道長度L越短，則寫入時間越短?？紤]這是因為，除了在寫入時流到源極-漏極間的電流(寫入電流)Ipp會變大，焦耳熱的產(chǎn)生量會增加以外，還能夠?qū)⒔苟鸁岣咝У赜糜跍系绤^(qū)域的特性變化。
[0071]另外可知，溝道寬度W越大，則寫入時間越短?？紤]這是因為，除了寫入電流Ipp會變大而焦耳熱的產(chǎn)生量會增加以外，還能夠提高溝道區(qū)域的中央部分(溝道寬度方向的中央部分)的溫度，能夠?qū)系绤^(qū)域的至少位于中央的部分更高效地導(dǎo)體化。
[0072]在此，為了既提高存儲晶體管的寫入速度，又抑制由于向存儲晶體管寫入而導(dǎo)致其它薄膜晶體管產(chǎn)生的特性變動，優(yōu)選存儲晶體管的寫入反應(yīng)在更短的寫入時間且更低的寫入電壓時產(chǎn)生。另一方面，優(yōu)選其它薄膜晶體管的寫入反應(yīng)與存儲晶體管的寫入反應(yīng)相比，僅在足夠長的寫入時間且足夠高的寫入電壓時產(chǎn)生。
[0073]當(dāng)從這樣的觀點出發(fā)研究圖1所示的結(jié)果時，能得到如下見解。
[0074](I)如果使存儲晶體管的溝道長度小于其它薄膜晶體管的溝道長度，則既能夠抑制其它薄膜晶體管的特性變動，又能夠改善存儲晶體管的寫入速度。
[0075](2)使存儲晶體管的溝道寬度大于其它薄膜晶體管的溝道寬度，也能得到與(I)同樣的效果。