一種新型GaN基凹槽柵MISFET的制備方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及半導(dǎo)體器件的技術(shù)領(lǐng)域，更具體地，涉及一種新型GaN基凹槽柵MISFET的制備方法。
【背景技術(shù)】
[0002]氮化鎵(GaN)材料具有禁帶寬度大、擊穿電場強(qiáng)度高、電子飽和漂移速度大、熱導(dǎo)率高等優(yōu)點(diǎn)，十分適合制作大功率、高頻、高溫電力電子器件。在電力電子應(yīng)用領(lǐng)域，為了滿足失效安全，場效應(yīng)晶體管(FET)器件必須實現(xiàn)常關(guān)型(又稱增強(qiáng)型)工作，而且在某些場合閾值電壓需要至少為4-5V。而對于常規(guī)的AlGaN/GaN異質(zhì)結(jié)場效應(yīng)晶體管(HFET)，由于界面高濃度、高迀移率的二維電子氣(2DEG)的存在，即使在外加?xùn)艍簽榱銜r，器件也處于開啟狀態(tài)(常開型器件)。為了解決這些問題，采用MIS結(jié)構(gòu)的絕緣柵場效應(yīng)晶體管(MISFET)是一條有效的技術(shù)路線。
[0003]GaN基凹槽柵MISFET器件在保留接入?yún)^(qū)2DEG濃度(不犧牲器件導(dǎo)通特性)的前提下，降低甚至完全去除零偏壓時柵極下方的2DEG，且能采用MIS結(jié)構(gòu)柵極而實現(xiàn)了高閾值電壓。但是，傳統(tǒng)的凹槽制備是采用感應(yīng)耦合等離子體(ICP)或反應(yīng)離子刻蝕(RIE)設(shè)備對柵極下方的AlGaN勢皇層進(jìn)行刻蝕。由于等離子體的使用會對溝道區(qū)域的晶格造成損傷，進(jìn)而影響MIS界面的可靠性和穩(wěn)定性。此外，AlGaN和GaN材料的選擇刻蝕比率較小，因此較難實現(xiàn)刻蝕的自停止，工藝重復(fù)性較差。這兩點(diǎn)限制該混合型MISFET的溝道迀移率的提升，從而增加了器件的導(dǎo)通電阻。
[0004]數(shù)字濕法刻蝕利用多次氧化及化學(xué)溶液腐蝕可以獲得工藝可控的常關(guān)型凹槽柵MISFET器件，且能有效去除等離子損傷。然而凹槽邊緣不齊整、柵極區(qū)域有尖錐狀A(yù)lGaN殘留、GaN溝道層的表面亦能觀測到大量的刻蝕孔洞。采用選擇區(qū)域外延技術(shù)制備凹槽亦可以去除柵極區(qū)域的等離子損傷，改善了 MIS界面特性，但是外延工藝較復(fù)雜。因此有必要尋求一種選擇區(qū)域生長界面保護(hù)方法，以克服傳統(tǒng)工藝中的缺點(diǎn)，從而獲得更高的迀移率及閾值電壓。由于GaN基材料的外延是在其合成速率略大于分解速率的準(zhǔn)平衡狀態(tài)下實現(xiàn)，因此，在化學(xué)氣相沉積系統(tǒng)中只有氮?dú)?，氫氣或者氮?dú)夂蜌錃獾幕旌蠚怏w而沒有生長源時，可以通過調(diào)節(jié)生長參數(shù)使得GaN基材料的分解速率略大于合成速率，從而在掩膜的輔助下將柵極區(qū)域的AlGaN外延層沿著生長反應(yīng)的逆過程進(jìn)行逐層分解，獲得凹槽。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為克服上述現(xiàn)有技術(shù)所述的至少一種缺陷，提供一種新型GaN基凹槽柵MISFET的制備方法，可以很好地解決傳統(tǒng)干法或者濕法刻蝕凹槽時對柵極區(qū)域造成的損傷，可形成高質(zhì)量的MIS界面以提升凹槽柵MISFET的器件性能。
[0006]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是:一種新型GaN基凹槽柵MISFET的制備方法，其中，利用GaN材料生長反應(yīng)的逆過程將柵極區(qū)域AlGaN去除而獲得凹槽，并通過在位沉積AlN薄層提升MIS界面質(zhì)量;具體包含以下步驟: 51、在襯底上生長應(yīng)力緩沖層；
52、在應(yīng)力緩沖層上生長GaN外延層；
53、在GaN外延層(3)上生長AlGaN勢皇層；
54、在AlGaN勢皇層上沉積一層S12，作為掩膜層；
55、通過光刻及濕法腐蝕的方法，去除柵極區(qū)域的掩膜層；
56、去除柵極區(qū)域的AlGaN勢皇層；
57、在位生長AlN薄層；
58、沉積柵極絕緣介質(zhì)層；
59、干法刻蝕完成器件隔離，同時刻蝕出源極和漏極歐姆接觸區(qū)域；
510、在源極和漏極區(qū)域蒸鍍上源極和漏極歐姆接觸金屬；
511、在凹槽處介質(zhì)層上柵極區(qū)域蒸鍍柵極金屬。
[0007]具體的，所述的步驟S6中，利用GaN材料生長反應(yīng)的逆過程將柵極區(qū)域AlGaN去除而獲得凹槽;所述的步驟S7中，在位沉積AlN薄層提升MIS界面質(zhì)量。
[0008]所述的襯底為Si襯底、藍(lán)寶石襯底、碳化硅襯底、GaN自支撐襯底中的任一種。
[0009]所述的應(yīng)力緩沖層為AlN、AlGaN、GaN的任一種或組合;應(yīng)力緩沖層厚度為10nm-100 μπι。
[0010]所述的GaN外延層為非故意摻雜的GaN外延層或摻雜的高阻GaN外延層，所述摻雜高阻層的摻雜元素為碳或鐵;GaN外延層厚度為100 nm~100 μπι。
[0011]所述的外延層為AlGaN勢皇層，AlGaN層厚度為5-50 nm，且鋁組分濃度可變化。
[0012]所述的AlGaN勢皇層材料還可以為AlInN、InGaN、AlInGaN、AlN中的一種或任意幾種的組合。
[0013]所述的AlGaN勢皇層中，與GaN層之間還可以插入AlN薄層，厚度為0-10 nm。
[0014]所述的外延層為高質(zhì)量的AlN層，厚度為0-10nm;所述絕緣介質(zhì)層為Al203、Hf02、Si02或SiN等，厚度為1-100 nm；形成AlN/介質(zhì)層堆疊結(jié)構(gòu)。
[0015]所述的源極和漏極材料為Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;柵極材料為Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Au合金；
所述步驟SI中的應(yīng)力緩沖層、步驟S2中的GaN外延層、步驟S3中的AlGaN外延層及步驟S7中的AlN的生長方法為金屬有機(jī)化學(xué)氣相沉積法、分子束外延法等高質(zhì)量成膜方法;所述步驟S4中掩膜層的生長方法為等離子體增強(qiáng)化學(xué)氣相沉積法、原子層沉積法、物理氣相沉積法或磁控濺射法;所述步驟S6的凹槽刻蝕方法是在金屬有機(jī)化學(xué)氣相沉積系統(tǒng)中利用氮?dú)?，氫氣或者氮?dú)夂蜌錃獾幕旌蠚怏w使AlGaN外延層逐層分解。
[0016]另外，也可以利用下述方法步驟表達(dá)本發(fā)明。
[0017]利用GaN材料生長反應(yīng)的逆過程將柵極區(qū)域AlGaN去除而獲得凹槽，并通過在位沉積AlN薄層提升MIS界面質(zhì)量。具體包含以下步驟:
I.提供需要進(jìn)行凹槽柵極刻蝕的AlGaN/GaN異質(zhì)結(jié)材料；
2.在所述材料上沉積一介質(zhì)層，形成掩膜層；
3.在所述掩膜層上利用光刻顯影技術(shù)，顯露出柵極區(qū)域；
4.使用化學(xué)溶液去除柵極區(qū)域的掩膜材料，保留其他區(qū)域的掩膜材料，實現(xiàn)掩膜層圖形化； 5.在所述掩膜圖形的輔助下，實現(xiàn)凹槽刻蝕。
[0018]6.在所述掩膜圖形的輔助下，在凹槽區(qū)域在位生長一層AlN薄層。
[0019]進(jìn)一步的，所述的步驟I中，所述的襯底是具有不同成分的多層外延層襯底。
[0020]所述的步驟2中，介質(zhì)層是通過等離子體增強(qiáng)化學(xué)氣相沉積或原子層沉積或物理氣相沉積或者磁控濺射形成。所述介質(zhì)層為S12或者SiN。
[0021 ]所述的步驟3中，所述光刻膠為正性或負(fù)性光刻膠。
[0022]所述的步驟4中，所述介質(zhì)層去除使用的化學(xué)溶液是氫氟酸水溶液或者氫氟酸和氟化銨的混合溶液。
[0023]所述的步驟5中，所述凹槽刻蝕為金屬有機(jī)化學(xué)氣相沉積法或分子束外延法。反應(yīng)氣體為H2、N2、或者H2與N2的混合氣體。
[0024]所述的步驟6中，所述AlN薄層的在位生長為金屬有機(jī)化學(xué)氣相沉積法或分子束外延法。
[0025]與現(xiàn)有技術(shù)相比，有益效果是:本發(fā)明提供一種新型GaN基凹槽柵MISFET的制備方法，由于利用GaN材料生長反應(yīng)的逆過程將柵極區(qū)域AlGaN去除而獲得凹槽，可以很好地解決傳統(tǒng)干法或者濕法刻蝕凹槽時對柵極區(qū)域造成的損傷。該方法不需要使用化學(xué)溶劑，可以避免凹槽柵區(qū)域的腐蝕孔洞及濕法刻蝕殘留物。此外，通過在位形成高質(zhì)量AlN薄層可進(jìn)一步改善MIS界面質(zhì)量及凹槽柵MISFET的器件性能。
【附圖說明】
[0026]圖1-11為本發(fā)明實施例1的器件制作方法工藝示意圖。
[0027]圖12為本發(fā)明實施例2的器件結(jié)構(gòu)示意圖。
[0028]圖13為本發(fā)明實施例3的器件結(jié)構(gòu)示意圖。
[0029]圖14為本發(fā)明實施例4的器件結(jié)構(gòu)示意圖。
[0030]圖15為本發(fā)明實施例5的器件結(jié)構(gòu)示意圖。
【具體實施方式】
[0031]附圖僅用于示例性說明，不能理解為對本專利的限制;為了更好說明本實施例，附圖某些部件會有省略、放大或縮小，并不代表實際產(chǎn)品的尺寸;對于本領(lǐng)域技術(shù)人員來說，附圖中某些公知結(jié)構(gòu)及其說明可能省略是可以理解的。附圖中描述位置關(guān)系僅用于示例性說明，不能理解為對本專利的限制。
[0032]實施例1
如圖11所示為本實施例的器件結(jié)構(gòu)示意圖，其結(jié)構(gòu)由下往上依次包括襯底