半導(dǎo)體器件的制作方法
【專利說(shuō)明】
[0001 ] 本發(fā)明申請(qǐng)是申請(qǐng)?zhí)枮?01080059557.2，申請(qǐng)日為2010年12月2日，名稱為"半導(dǎo) 體器件"的發(fā)明專利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002] 此處公開的本發(fā)明設(shè)及采用半導(dǎo)體元件的半導(dǎo)體器件及制造其的方法。
【背景技術(shù)】
[0003] 采用半導(dǎo)體元件的存儲(chǔ)設(shè)備被粗略地分成兩類：當(dāng)停止供電時(shí)丟失存儲(chǔ)數(shù)據(jù)的易 失性存儲(chǔ)設(shè)備、W及即使在不供電時(shí)也保持存儲(chǔ)數(shù)據(jù)的非易失性存儲(chǔ)設(shè)備。
[0004] 易失性存儲(chǔ)設(shè)備的典型示例是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM) dDRAMW選擇存儲(chǔ)元件 中所包括的晶體管且電荷被存儲(chǔ)在電容器中的方式存儲(chǔ)數(shù)據(jù)。
[0005] 當(dāng)從DRAM讀取數(shù)據(jù)時(shí)，電容器中的電荷根據(jù)上述原理而丟失；由此，每當(dāng)讀出數(shù)據(jù) 時(shí)就必需進(jìn)行另一寫入操作。另外，存儲(chǔ)元件中所包括的晶體管在截止?fàn)顟B(tài)中在源極和漏 極之間具有漏電流(截止態(tài)電流)等，且即使該晶體管沒有被選中，電荷流入或流出電容器， 藉此數(shù)據(jù)(信息)保持時(shí)間段較短。為此，另一寫入操作（刷新操作）按預(yù)定間隔進(jìn)行是必要 的，并且難W充分地降低功耗。此外，由于存儲(chǔ)的數(shù)據(jù)在停止供電時(shí)丟失，因此需要使用磁 性材料或光學(xué)材料的附加存儲(chǔ)元件W長(zhǎng)期存儲(chǔ)數(shù)據(jù)。
[0006] 易失性存儲(chǔ)設(shè)備的另一示例是靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM) dSRAM通過(guò)使用諸如觸 發(fā)器之類的電路來(lái)保存存儲(chǔ)的數(shù)據(jù)，并且由此不需要刷新操作。運(yùn)意味著SRAM具有優(yōu)于 DRAM的優(yōu)點(diǎn)。然而，由于使用諸如觸發(fā)器之類的電路，每存儲(chǔ)容量的成本增大。此外，與DRAM 中一樣，SRAM中的存儲(chǔ)數(shù)據(jù)在停止供電時(shí)丟失。
[0007] 非易失性存儲(chǔ)設(shè)備的典型示例是閃存。閃存包括晶體管中的柵電極和溝道形成區(qū) 之間的浮動(dòng)?xùn)?，并且通過(guò)將電荷保持在浮動(dòng)?xùn)胖衼?lái)存儲(chǔ)數(shù)據(jù)。因此，閃存的優(yōu)點(diǎn)在于，數(shù)據(jù) 保持時(shí)間極長(zhǎng)(幾乎是永久的），并且不需要在易失性存儲(chǔ)設(shè)備中是必要的刷新操作(例如， 參見專利文獻(xiàn)1)。
[0008] 然而，存儲(chǔ)元件中所包括的柵絕緣層由于寫入時(shí)所生成的隧穿電流而劣化，從而 存儲(chǔ)元件在預(yù)定次數(shù)的寫入操作之后停止其功能。為了減少運(yùn)個(gè)問(wèn)題的不利影響，例如采 用對(duì)于存儲(chǔ)元件的寫入操作的次數(shù)加W均衡的方法。然而，需要復(fù)雜的外圍電路來(lái)實(shí)現(xiàn)該 方法。即使當(dāng)采用運(yùn)樣的方法時(shí)，壽命的基本問(wèn)題亦沒有被解決。換句話說(shuō)，閃存不適合其 中頻繁地重寫數(shù)據(jù)的應(yīng)用。
[0009] 另外，高電壓對(duì)于將電荷保持在浮動(dòng)?xùn)胖谢蛉コ姾墒潜匾?，且需要用于提?高壓的電路。此外，要花費(fèi)相對(duì)較長(zhǎng)的時(shí)間來(lái)保持或去除電荷，并且不容易W高速進(jìn)行寫入 和擦除。
[0010] [參考文獻(xiàn)]
[0011] [專利文獻(xiàn)]
[0012] [專利文獻(xiàn)1 ]日本公開專利申請(qǐng)No. S57-105889
[001引本發(fā)明的公開內(nèi)容
[0014] 鑒于上述問(wèn)題，此處公開的本發(fā)明的一個(gè)實(shí)施例的目的在于提供具有新穎結(jié)構(gòu)的 半導(dǎo)體器件，其中即使在不供電時(shí)也可留存所存儲(chǔ)的數(shù)據(jù)，且其中對(duì)于寫入的次數(shù)沒有限 制。
[0015] 在所公開的發(fā)明中，半導(dǎo)體器件用經(jīng)提純的氧化物半導(dǎo)體形成。使用經(jīng)提純的氧 化物半導(dǎo)體形成的晶體管具有非常小的漏電流，從而數(shù)據(jù)可被存儲(chǔ)達(dá)較長(zhǎng)時(shí)間。
[0016] 所公開的發(fā)明的實(shí)施例是半導(dǎo)體器件，該半導(dǎo)體器件包括源極線、位線、第一信號(hào) 線、第二信號(hào)線、字線、并聯(lián)連接在該源極線和位線之間的存儲(chǔ)單元、電連接至該源極線和 位線的第一驅(qū)動(dòng)器電路、電連接至第一信號(hào)線的第二驅(qū)動(dòng)器電路、電連接至第二信號(hào)線的 第=驅(qū)動(dòng)器電路、電連接至第二信號(hào)線的第=驅(qū)動(dòng)器電路、W及電連接至字線的第四驅(qū)動(dòng) 器電路。每一個(gè)存儲(chǔ)單元包括:包含第一柵電極、第一源電極、W及第一漏電極的第一晶體 管;包含第二柵電極、第二源電極和第二漏電極的第二晶體管；W及電容器。第一晶體管包 括除了氧化物半導(dǎo)體外的半導(dǎo)體材料。第二晶體管包括氧化物半導(dǎo)體材料。第一柵電極、第 二源電極和第二漏電極中的一個(gè)、W及電容器的一個(gè)電極，彼此電連接。源極線和第一源電 極彼此電連接。位線和第一漏電極彼此電連接。第一信號(hào)線、與第二源電極和第二漏電極中 的另一個(gè)，彼此電連接。第二信號(hào)線與第二柵電極彼此電連接。字線和電容器的另一個(gè)電極 彼此電連接。
[0017] 進(jìn)一步，在上文中，第一晶體管可具有運(yùn)樣的結(jié)構(gòu)，其中包括:使用氧化物半導(dǎo)體 外的半導(dǎo)體材料形成的第一溝道形成區(qū)、提供為將該第一溝道形成區(qū)夾在其之間的雜質(zhì) 區(qū)、位于該第一溝道形成區(qū)上的第一柵絕緣層、位于該第一柵絕緣層上的第一柵電極、W及 電連接至該雜質(zhì)區(qū)的第一源電極和第一漏電極。
[0018] 進(jìn)一步，在上文中，第二晶體管可具有運(yùn)樣的結(jié)構(gòu)，其中包括:提供在第一晶體管 上的第二源電極和第二漏電極、包括氧化物半導(dǎo)體材料且電連接至該第二源電極和第二漏 電極的第二溝道形成區(qū)、位于該第二溝道形成區(qū)上的第二柵絕緣層、W及位于該第二柵絕 緣層上的第二柵電極。
[0019] 在上文中，電容器可包括第二源電極或第二漏電極、第二柵絕緣層、W及位于該第 二柵絕緣層上的電容器的電極。
[0020] 注意，盡管在上文中使用氧化物半導(dǎo)體材料形成晶體管，但所公開的發(fā)明并不限 于此?？墒褂每蓪?shí)現(xiàn)等同于氧化物半導(dǎo)體材料的截止電流特性的材料，諸如像碳化娃一樣 的寬帶隙材料(更具體地，是具有大于3eV的能隙蛇的半導(dǎo)體材料）。
[0021] 注意，在本說(shuō)明書等中，諸如"上"或"下"之類的術(shù)語(yǔ)不一定是指組件直接置于另 一組件之上或直接置于另一組件之下。例如，表達(dá)"位于柵絕緣層之上的柵電極"可意味著 運(yùn)樣的情況:柵絕緣層和柵電極之間有附加組件。此外，諸如"上"和"下"之類的術(shù)語(yǔ)只是為 了方便描述，并且可包括顛倒組件的關(guān)系的情況，除非另外指明。
[0022] 另外，在本說(shuō)明書等中，諸如"電極"或"引線"之類的術(shù)語(yǔ)不限制組件的功能。例 如，"電極"有時(shí)被用作"引線"的一部分，反之亦然。此外，術(shù)語(yǔ)"電極"或"引線"可包括W集 成的方式形成多個(gè)"電極"或"引線"的情況。
[0023] 例如，當(dāng)使用相反極性的晶體管或當(dāng)在電路操作中改變電流流向時(shí)，"源極"與"漏 極"的功能有時(shí)彼此互換。因此，在本說(shuō)明書中，術(shù)語(yǔ)"源極"和"漏極"可彼此替代。
[0024] 注意，在本說(shuō)明書等中，術(shù)語(yǔ)"電連接"包括組件通過(guò)具有任何電功能的物體連接 的情況。只要可在通過(guò)該物體連接的組件之間發(fā)射和接收電信號(hào)，對(duì)具有任何電功能的物 體就沒有具體限制。
[0025] "具有任何電功能的物體"的示例是諸如晶體管的開關(guān)元件、電阻器、電感器、電容 器、W及具有各種功能W及電極和引線的元件。
[0026] 由于包括氧化物半導(dǎo)體的晶體管的截止態(tài)電流極低，因此通過(guò)使用包含氧化物半 導(dǎo)體的該晶體管可保持所存儲(chǔ)的數(shù)據(jù)極長(zhǎng)的時(shí)間。換句話說(shuō)，可充分地降低功耗，因?yàn)樗⑿?操作變得不必要，或者刷新操作的頻率可極低。此外，即使在不供電時(shí)，也可保持所存儲(chǔ)的 數(shù)據(jù)達(dá)較長(zhǎng)時(shí)間。
[0027] 進(jìn)一步，在根據(jù)所公開的發(fā)明的半導(dǎo)體器件中，不需要高壓來(lái)寫入數(shù)據(jù)，且元件的 劣化并不是問(wèn)題。例如，與常規(guī)非易失性存儲(chǔ)器不同，不必要將電子注入和提取出浮動(dòng)?xùn)牛?所W諸如柵絕緣層的劣化之類的問(wèn)題不會(huì)發(fā)生。即，根據(jù)所公開的發(fā)明的半導(dǎo)體器件對(duì)于 作為常規(guī)非易失性存儲(chǔ)器的難題的重新寫入次數(shù)沒有限制，且極大地改進(jìn)了其可靠性。進(jìn) 一步，取決于晶體管的導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)而執(zhí)行數(shù)據(jù)的寫入，從而可輕易地實(shí)現(xiàn)高速操 作。附加地，存在不需要用于擦除數(shù)據(jù)的操作的優(yōu)勢(shì)。
[0028] 由于包含氧化物半導(dǎo)體之外的其他材料的晶體管可在足夠高的速度操作，半導(dǎo)體 器件可與包含氧化物半導(dǎo)體的晶體管相組合，W足夠高的速度執(zhí)行操作操作（如，讀取數(shù) 據(jù)）。進(jìn)一步，包含氧化物半導(dǎo)體外的材料的晶體管可良好地實(shí)現(xiàn)需要W高速操作的各種電 路(諸如邏輯電路或驅(qū)動(dòng)器電路）。
[0029] 具有新穎特征的半導(dǎo)體器件可通過(guò)包括包含除氧化物半導(dǎo)體W外的材料的晶體 管、W及包含氧化物半導(dǎo)體的晶體管運(yùn)兩者來(lái)實(shí)現(xiàn)。
【附圖說(shuō)明】
[0030] 在附圖中：
[0031] 圖IA-I和1A-2是半導(dǎo)體器件的電路圖和概念圖；
[0032] 圖2是半導(dǎo)體器件的電路圖；
[0033] 圖3是時(shí)序圖；
[0034] 圖4是半導(dǎo)體器件的電路圖；
[0035] 圖5是半導(dǎo)體器件的電路圖；
[0036] 圖6是半導(dǎo)體器件的電路圖；
[0037] 圖7是半導(dǎo)體器件的電路圖；
[0038] 圖8A和8B分別是半導(dǎo)體器件的截面圖和平面圖；
[0039] 圖9A至9H是半導(dǎo)體器件的制造工藝的截面圖；
[0040] 圖IOA至IOE是半導(dǎo)體器件的制造工藝的截面圖；
[0041] 圖IlA和IlB分別是半導(dǎo)體器件的截面圖和平面圖；
[0042] 圖12A至12D是半導(dǎo)體器件的制造工藝的截面圖；
[0043] 圖13A和13B分別是半導(dǎo)體器件的截面圖和平面圖；
[0044] 圖14A至14D是半導(dǎo)體器件的制造工藝的截面圖；
[0045] 圖15A至15C是半導(dǎo)體器件的制造工藝的截面圖；
[0046] 圖16A到16F是示出每一個(gè)包括半導(dǎo)體器件的電子設(shè)備的圖；
[0047] 圖17是示出存儲(chǔ)器窗寬度的檢驗(yàn)結(jié)果的曲線圖；
[0048] 圖18是示出包括氧化物半導(dǎo)體的晶體管的特性的曲線圖；
[0049] 圖19是用于評(píng)估包括氧化物半導(dǎo)體的晶體管的特性的電路圖；
[0050] 圖20是用于評(píng)估包括氧化物半導(dǎo)體的晶體管的特性的時(shí)序圖；
[0051] 圖21是示出包括氧化物半導(dǎo)體的晶體管的特性的曲線圖；
[0052] 圖22是示出包括氧化物半導(dǎo)體的晶體管的特性的曲線圖；
[0053] 圖23A和23B分別是半導(dǎo)體器件的截面圖和平面圖；且
[0054] 圖24A至24D是半導(dǎo)體器件的制造工藝的截面圖。
[0055] 用于實(shí)現(xiàn)本發(fā)明的最佳模式
[0056] 在下文中，將參考附圖而描述本發(fā)明的實(shí)施例的示例。注意，本發(fā)明不限于W下描 述，而且本領(lǐng)域技術(shù)人員容易理解的是，模式和細(xì)節(jié)可W各種方式修改，而不背離本發(fā)明的 范圍和精神。因此，本發(fā)明不應(yīng)被解釋為限于W下諸實(shí)施例和示例的描述。
[0057] 注意，為了易于理解，在一些情況下附圖中等所示的每一個(gè)組件的位置、尺寸、范 圍等并不是實(shí)際的那些。因此，所公開的發(fā)明不一定限于附圖等所公開的位置、尺寸、范圍 等。
[005引在本說(shuō)明書等中，為了避免組件之間的混淆，使用諸如"第一"、"第二"和"第三'之 類的序數(shù)，而運(yùn)些術(shù)語(yǔ)并不數(shù)值地限制組件。
[0059] (實(shí)施例1)
[0060] 在該實(shí)施例中，將參考圖IA-I和1A-2來(lái)描述根據(jù)所公開的發(fā)明的實(shí)施例的半導(dǎo)體 器件的電路構(gòu)造和操作。注意，在電路圖中，"OS"可被寫在晶體管旁W表示運(yùn)個(gè)晶體管包括 氧化物半導(dǎo)體。
[0061] 在圖IA-I所示的半導(dǎo)體器件中，第一引線（第一線，也被稱為源極線)被電連接至 晶體管160的源電極，且第二引線(第二線，也被稱為位線）電連接至晶體管160的漏電極。第 =線(第=線，也稱為第一信號(hào)線)與晶體管162的源電極和漏電極中的另一個(gè)彼此電連接， 并且第四線(第四線，也稱為第二信號(hào)線）與晶體管162的柵電極彼此電連接。晶體管160的 柵電極、W及晶體管162的源電極和漏電極中的另一個(gè)電連接至電容器164的一個(gè)電極。第 五線(第五線，也稱為字線)與電容管164的另一個(gè)電極彼此電連接。
[0062] 此處，將包括氧化物半導(dǎo)體的晶體管用作晶體管162。包括氧化物半導(dǎo)體的晶體管 具有相當(dāng)小的截止態(tài)電流的特性。因此，當(dāng)晶體管162被截止時(shí)，晶體管160的柵電極的電位 可被保持達(dá)極長(zhǎng)時(shí)間。電容器164的設(shè)置便于保持給予晶體管160的柵電極的電荷W及便于 讀取所存儲(chǔ)數(shù)據(jù)。
[0063] 圖IA-I中所示的半導(dǎo)體器件利用可保持晶體管160的柵電極的電位的特性，藉此 如下地寫入、存儲(chǔ)和讀取數(shù)據(jù)。
[0064] 首先，將描述數(shù)據(jù)的寫入和存儲(chǔ)。第四引線的電位被設(shè)為使晶體管162導(dǎo)通的電 位，從而晶體管162導(dǎo)通。相應(yīng)地，第=線的電位被提供至晶體管160的柵電極W及電容器 164的一個(gè)電極。即，將預(yù)定電荷給予晶體管160的柵電極(寫入）。此處，將用于提供兩個(gè)不 同電位的電荷(下文中稱為低電平電荷和高電平電荷）中的一個(gè)給予晶體管160的柵電極。 此后，第四線的電位被設(shè)為使晶體管162截止的電位，從而晶體管162截止。由此，給予晶體 管160的柵電極的電荷被保持(保持）。
[0065] 由于晶體管162的截止態(tài)電流相當(dāng)小，因此晶體管160的柵電極的電荷被保持達(dá)較 長(zhǎng)時(shí)間。
[0066] 接著，將描述數(shù)據(jù)的讀取。通過(guò)在將預(yù)定電位(恒定電位)供應(yīng)至第一引線的同時(shí) 將適當(dāng)電位(讀取電位)供應(yīng)至第五引線，第二引線的電位取決于晶體管160的柵電極中保 持的電荷量而變化。運(yùn)是因?yàn)橥ǔ．?dāng)晶體管160為n溝道晶體管時(shí)，在將高電平電荷給予晶 體管160的柵電極情況下的視在(apparent)闊值電壓Vth_H低于在將低電平電荷給予晶體管 160的柵電極情況下的視在闊值電壓Vth_L。在此，視在闊值電壓是指第五引線的電位，需要 該電位來(lái)使晶體管160導(dǎo)通。因此，將第五引線的電位被設(shè)定為￥心林日￥心1之間的中間電位 Vo,由此可確定給予晶體管160的柵電極的電荷。例如，在寫入時(shí)給予高電平電荷的情況下， 當(dāng)?shù)谖逡€的電位被設(shè)定為Vo(>Vth_H)時(shí)，晶體管160導(dǎo)通。在寫入時(shí)給予低電平電荷的情 況下，即使當(dāng)?shù)谖逡€的電位被設(shè)定為V〇(<Vth_L)時(shí)，晶體管160也保持為截止?fàn)顟B(tài)。由此， 可通過(guò)第二引線的電位來(lái)讀取所存儲(chǔ)數(shù)據(jù)。
[0067] 注意，在排列存儲(chǔ)單元W使用的情況下，只需要讀取所需存儲(chǔ)單元的數(shù)據(jù)。在數(shù)據(jù) 沒有被讀取的存儲(chǔ)單元中，可將不論晶體管160的狀態(tài)而截止晶體管160的電位，即，低于 Vth_H的電位，施加至第五引線。
[0068] 接著，將描述數(shù)據(jù)的重寫。數(shù)據(jù)的重寫W類似于數(shù)據(jù)的寫入和保持的方式進(jìn)行。 良P，第四引線的電位被設(shè)為使晶體管162導(dǎo)通的電位，從而晶體管162導(dǎo)通。相應(yīng)地，將第= 引線的電位(與新數(shù)據(jù)相關(guān)的電位)供應(yīng)至晶體管160的柵電極W及電容器164的一個(gè)電極。 此后，第四引線的電位被設(shè)為使晶體管162截止的電位，從而晶體管162截止。相應(yīng)地，將與 新數(shù)據(jù)相關(guān)的電荷給予晶體管160的柵電極。
[0069] 在根據(jù)所公開的發(fā)明的半導(dǎo)體器件中，可通過(guò)W如上所述的方式將另一數(shù)據(jù)寫入 來(lái)直接重寫數(shù)據(jù)。因此，閃存等中所需的利用高電壓從浮動(dòng)?xùn)盘崛‰姾刹皇潜匦璧?，并且?此可抑制歸因于擦除操作的操作速度的降低。換言之，可實(shí)現(xiàn)半導(dǎo)體器件的高速操作。
[0070] 注意，晶體管162的源電極或漏電極電連接至晶體管160的柵電極，藉此具有類似 于用于非易失性存儲(chǔ)元件的浮動(dòng)?xùn)啪w管的浮動(dòng)?xùn)诺男ЧＲ虼?，在一些情況下，附圖中晶 體管162的源電極或漏電極電連接至晶體管160的柵電極的部分被稱為浮動(dòng)?xùn)挪糠諪G(或節(jié) 點(diǎn)FG)。當(dāng)晶體管162截止時(shí)，浮動(dòng)?xùn)挪糠諪G可被視為嵌在絕緣體中，并且由此將電荷保持在 浮動(dòng)?xùn)挪糠諪G中。包括氧化物半導(dǎo)體的晶體管162的截止態(tài)電流量低于或等于包括娃等的 晶體管的截止態(tài)電流量的十萬(wàn)分之一；因此，因晶體管162的漏電流引起的浮動(dòng)?xùn)挪糠諪G中 所累積的電荷的丟失是可忽略的。即，利用包括氧化物半導(dǎo)體的晶體管162,可實(shí)現(xiàn)在即使 不供電時(shí)可存儲(chǔ)數(shù)據(jù)的非易失性存儲(chǔ)器件。
[0071] 例如，當(dāng)晶體管162的截止態(tài)電流在室溫下為小于或等于10zA/Mi(lzA(zepto安 培）為1 X I(T2Ia)，且電容器164的電容值為約10巧時(shí)，數(shù)據(jù)可存儲(chǔ)達(dá)IO4秒或更長(zhǎng)。毋庸寶 言，保持時(shí)間取決于晶體管特性W及電容值。
[0072] 此外，在此情況下，在常規(guī)浮動(dòng)?xùn)啪w管中指出的柵絕緣膜(隧道絕緣膜)劣化的 問(wèn)題不存在。也就是說(shuō)，通常被視為是問(wèn)題的由電子注入浮動(dòng)?xùn)乓鸬臇沤^緣膜的劣化可 被解決。運(yùn)意味著，原則上對(duì)寫入的次數(shù)沒有限制。此外，常規(guī)浮動(dòng)?xùn)啪w管中寫入或擦除 所需的高電壓也是不必要的。
[0073] 圖IA-I中的半導(dǎo)體器件中諸如晶體管之類的組件可被視為包括圖lA-2中所示的 電阻器和電容器。即，在圖1A-2中，晶體管160和電容器164各自被視為包括電阻器和電容 器。Rl和Cl分別表示電容器164的電阻值和電容值。電阻值Rl對(duì)應(yīng)于取決于電容器164中包 括的絕緣層的電阻值。R2和C2分別表示晶體管160的電阻值和電容值。電阻值R2對(duì)應(yīng)于取決 于晶體管160導(dǎo)通時(shí)柵絕緣層的電阻值。電容值C2對(duì)應(yīng)于所謂柵極電容(在柵電極和源電極 或漏電極之間形成的電容W及在柵電極和溝道形成區(qū)之間形成的電容）的值。
[0074] 在晶體管162的柵極泄漏足夠小且滿足Rl含ROS和R2含ROS的條件下，電子保持周 期(也稱為數(shù)據(jù)保持周期)主要由晶體管162的截止態(tài)電流確定，其中在晶體管162截止的情 況下的源電極和漏電極之間的電阻值(也稱為有效電阻)為R0S。
[0075] 另一方面，在不滿足上述條件時(shí)，即使晶體管162的截止態(tài)電流足夠小，也難W確 保充分的保持周期。運(yùn)是因?yàn)榫w管162的除截止態(tài)電流之外的漏電流(如，在源電極和柵 電極之間生成的漏電流)較大。因此，可W說(shuō)本實(shí)施例中公開的半導(dǎo)體器件優(yōu)選地滿足了上 述關(guān)系。
[0076] 優(yōu)選的是滿足Cl >C2。當(dāng)Cl較大時(shí)，當(dāng)由第五引線控制浮動(dòng)?xùn)挪糠諪G的電位時(shí)(例 如，在讀取時(shí)），可抑制第五引線的電位的變化。
[0077] 當(dāng)滿足上述關(guān)系時(shí)，可實(shí)現(xiàn)更優(yōu)良的半導(dǎo)體器件。注意，Rl和R2受控于晶體管160 和晶體管162的柵絕緣層。Cl和C2也是一樣的情況。因此，優(yōu)選地，適當(dāng)設(shè)定柵絕緣層的材 料、厚度等W滿足上述關(guān)系。
[0078] 在本實(shí)施例中所描述的半導(dǎo)體器件中，節(jié)點(diǎn)FG具有類似于閃存等的浮動(dòng)?xùn)啪w管 的浮動(dòng)?xùn)诺男Ч?，但是本?shí)施例的節(jié)點(diǎn)FG具有與閃存等的浮動(dòng)?xùn)疟举|(zhì)上不同的特征。在閃 存的情況下，由于施加到控制柵極的電壓較高，因此必需保持單元間的適當(dāng)距離W防止電 位影響鄰近單元的浮動(dòng)?xùn)?。?duì)于半導(dǎo)體器件的高度集成，運(yùn)是抑制因素之一。該因素歸因于 閃存的基本原理，其中隧道電流在施加高電場(chǎng)時(shí)流動(dòng)。
[0079] 此外，由于閃存的上述原理，發(fā)生絕緣膜的劣化，并且因此出現(xiàn)限制重寫次數(shù)（約 1〇4至1〇5次)的另一問(wèn)題。
[0080] 根據(jù)所公開的發(fā)明的半導(dǎo)體器件通過(guò)開關(guān)包括氧化物半導(dǎo)體的晶體管來(lái)操作，而 不使用由隧道電流進(jìn)行電荷注入的上述原理。即，與閃存不同，不需要用于電荷注入的高電 場(chǎng)。因此，無(wú)需考慮來(lái)自控制柵極的高電場(chǎng)對(duì)鄰近單元的影響，運(yùn)便于高度集成。
[0081] 此外，不利用隧道電流的電荷注入，運(yùn)意味著不存在使存儲(chǔ)單元劣化的原因。換言 之，根據(jù)所公開的發(fā)明的半導(dǎo)體器件具有比閃存更高的耐久性和可靠性。
[0082] 此外，同樣有利的是，與閃存相比，不需要高電場(chǎng)并且不需要大型外圍電路(諸如 升壓電路）。
[0083] 在包括于電容器元件164中的絕緣層的介電常數(shù)erl與形成晶體管160的柵電容器 的絕緣層的介電常數(shù)er2不同的情況下，在滿足2 ? S2含SU優(yōu)選地S2含SI)時(shí)（SI是包括在 電容器元件164中的絕緣層的面積，且S2是形成晶體管160的柵電容器的絕緣層的面積），易 于滿足Cl含C2。即，當(dāng)包括在電容器元件164中的絕緣層的面積較小時(shí)易于滿足Cl含C2。具 體而言，例如，諸如氧化給之類的高k材料形成的膜或諸如氧化給之類的高k材料形成的膜 疊層，W及氧化物半導(dǎo)體形成的膜被用于包括在電容器元件164中的絕緣層W使erl可設(shè)為 大于或等于10,優(yōu)選為大于或等于15,并且氧化娃被用于形成晶體管160的柵電容器的絕緣 層