上形成第一通路以連續(xù)地圍繞第一區(qū)域；以及在第二接觸插塞上形成第二通路以圍繞第二區(qū)域的周邊。
[0047]根據(jù)本發(fā)明構思的示例性實施方式，一種半導體器件包括:基板，具有第一區(qū)域和第二區(qū)域，其中第二區(qū)域圍繞第一區(qū)域設置；設置在第一區(qū)域上的第一有源鰭；設置在第二區(qū)域上的第二有源鰭；以及設置在第二區(qū)域上的第三有源鰭，其中第二有源鰭形成圍繞第一區(qū)域的閉環(huán)，第三有源鰭形成圍繞第二有源鰭的閉環(huán)；設置在第二有源鰭上的第一導電結(jié)構，其中第一導電結(jié)構形成圍繞第一區(qū)域的閉環(huán)；覆蓋第三有源鰭的第一柵結(jié)構；設置在第一柵結(jié)構上的第二導電結(jié)構，其中第一柵結(jié)構形成圍繞第二有源鰭的閉環(huán)，第二導電結(jié)構形成圍繞第二有源鰭的閉環(huán)。
[0048]在本發(fā)明構思的示例性實施方式中，半導體器件還包括:設置在第二和第三有源鰭之間的第四有源鰭，該第四有源鰭形成圍繞第二有源鰭的閉環(huán)；以及設置在基板的第二區(qū)域上的第五有源鰭，該第五有源鰭形成圍繞第三有源鰭的閉環(huán)，其中第一導電結(jié)構覆蓋第二和第四有源鰭，第二導電結(jié)構覆蓋第三和第五有源鰭。
[0049]在本發(fā)明構思的示例性實施方式中，第二和第三有源鰭每個均包括彎曲部分或Z字形部分。
[0050]在本發(fā)明構思的示例性實施方式中，半導體器件還包括第二柵結(jié)構，第二柵結(jié)構包括順序?qū)盈B在第一有源鰭上的第一柵絕緣層圖案以及第一柵電極。
[0051]在本發(fā)明構思的示例性實施方式中，第一導電結(jié)構包括:設置在第二有源鰭上的第一接觸插塞，該第一接觸插塞形成圍繞第一區(qū)域的閉環(huán)；以及設置在第一接觸插塞上的第一通路，該第一通路形成圍繞第一區(qū)域的閉環(huán)，其中第二導電結(jié)構包括:設置在第一柵結(jié)構上的第二接觸插塞，該第二接觸插塞形成圍繞第二有源鰭的閉環(huán)；以及設置在第二接觸插塞上的第二通路，該第二通路形成圍繞第二有源鰭的閉環(huán)。
【附圖說明】
[0052]通過參考附圖對本發(fā)明構思的示例性實施方式的詳細描述，本發(fā)明構思將被更清楚地理解，在附圖中:
[0053]圖1是示出根據(jù)本發(fā)明構思的示例性實施方式的濕氣阻擋結(jié)構和第一保護環(huán)的平面圖；
[0054]圖2、3和4是圖1的截面圖，示出了根據(jù)本發(fā)明構思的示例性實施方式的濕氣阻擋結(jié)構和第一保護環(huán)；
[0055]圖5、6、7、8、9、10和11是示出根據(jù)本發(fā)明構思的示例性實施方式的圖1的濕氣阻擋結(jié)構和第一保護環(huán)的放大平面圖；
[0056]圖12是示出根據(jù)本發(fā)明構思的示例性實施方式的半導體器件的平面圖；
[0057]圖13、14、15和16是圖12的截面圖，示出了根據(jù)本發(fā)明構思的示例性實施方式的半導體器件；以及
[0058]圖 17、18、19、20、21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37、38、39、40、41、42、43、44、45、46、47、48、49、50、51、52、53、54、55、56、57、58、59、60、61、62、63、64和65是示出根據(jù)本發(fā)明構思的示例性實施方式的制造半導體器件的方法的平面圖和截面圖。
【具體實施方式】
[0059]以下將參考附圖更全面地描述本發(fā)明構思的示例性實施方式。然而，本發(fā)明構思可以以許多不同的形式實現(xiàn)且不應被理解為限于在此闡述的示例性實施方式。在圖中，為了清晰，可以夸大層和區(qū)域的尺寸和相對尺寸。
[0060]將理解，當元件或?qū)颖环Q為“在”另一元件或?qū)印吧稀?、“連接到”或“聯(lián)接到”另一元件或?qū)訒r，它可以直接在另一元件或?qū)由?、直接連接到或直接聯(lián)接到另一元件或?qū)樱蛘呖梢源嬖诰娱g元件或?qū)?。相同的附圖標記可以在本申請中始終指示相同的元件。
[0061]在此使用時，單數(shù)形式“一”、“該”也旨在包括復數(shù)形式，除非上下文清晰地另外表不O
[0062]此處參考作為理想化示例的截面圖示描述本發(fā)明構思的示例性實施方式。因此，由于例如制造技術和/或公差引起的圖示形狀的偏離是可以預期的。因而，本發(fā)明構思的示例性實施方式不應被理解為限于由例如制造產(chǎn)生的特定形狀。例如，被示為矩形的注入?yún)^(qū)通常可以在其邊緣具有圓化或彎曲的特征和/或注入濃度的梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣地，通過注入形成的埋入?yún)^(qū)可導致在埋入?yún)^(qū)與通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因而，在圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀不旨在示出裝置的區(qū)域的實際形狀，并且不旨在限制本發(fā)明構思的范圍。
[0063]圖1是示出根據(jù)本發(fā)明構思的示例性實施方式的濕氣阻擋結(jié)構和第一保護環(huán)的平面圖。圖2至4是圖1的截面圖，其示出了根據(jù)本發(fā)明構思的示例性實施方式的濕氣阻擋結(jié)構和第一保護環(huán)。圖5至11是示出根據(jù)本發(fā)明構思的示例性實施方式的圖1的濕氣阻擋結(jié)構和第一保護環(huán)的放大平面圖。具體地，圖2至4是沿圖1的線L-L’截取的截面圖。圖5和7是圖1所示的區(qū)域Z的放大平面圖。圖6是圖1所示的區(qū)域Y的放大平面圖。
[0064]參考圖1至3以及圖5至7，第一保護環(huán)404和第一濕氣阻擋結(jié)構406可以形成在基板100的第二區(qū)域II上。
[0065]基板100可以包括例如半導體材料諸如硅、鍺等。基板100可以包括例如II1-V族化合物半導體，諸如GaP、GaAs、GaSb等。在本發(fā)明構思的示例性實施方式中，基板100可以是絕緣體上硅(SOI)基板或絕緣體上鍺(GOI)基板。
[0066]基板100可以包括第一區(qū)域I和第二區(qū)域II。第二區(qū)域II可以包括第三區(qū)域III和第四區(qū)域IV。第三區(qū)域III可以包括第五區(qū)域V、第六區(qū)域VI和第七區(qū)域VII。第四區(qū)域IV可以包括第八區(qū)域VII1、第九區(qū)域IX和第十區(qū)域X。
[0067]第一區(qū)域I可以是可以在其中形成半導體芯片的芯片區(qū)域，第二區(qū)域II可以是圍繞(例如，圍繞第一區(qū)域I的外圍)并保護第一區(qū)域I中的半導體芯片的密封區(qū)域。更具體地，第一區(qū)域I的邊界可以被第二區(qū)域II圍繞，但是第二區(qū)域II可以不完全交疊第一區(qū)域I的頂側(cè)和底側(cè)。在下文中，術語“圍繞”可以指圍繞元件或區(qū)域的除其全部頂側(cè)或底側(cè)之外的邊界。然而，術語“圍繞”的意思不限于此。第二區(qū)域II中的第三區(qū)域III可以是保護環(huán)區(qū)域，在該保護環(huán)區(qū)域中可以形成用于使半導體芯片接地的第一保護環(huán)404。第二區(qū)域II中的第四區(qū)域IV可以是在其中可以形成用于保護半導體芯片的第一濕氣阻擋結(jié)構406的區(qū)域。第一阻擋結(jié)構406可以在切割工藝期間防止?jié)駳鉂B透或裂紋產(chǎn)生。切割工藝可以使設置在晶片上的多個半導體芯片彼此分開。
[0068]第三區(qū)域III可以圍繞第一區(qū)域I，并且可具有圍繞第一區(qū)域I的各種形狀。例如，第三區(qū)域III可以圍繞第一區(qū)域I的外圍。圖1顯示了具有八邊形形狀的第三區(qū)域III。然而，本發(fā)明構思不需要限制于此。當?shù)谌齾^(qū)域III具有八邊形形狀時，第三區(qū)域III可具有在基本上平行于基板100的頂表面的第一方向上延伸的第五區(qū)域V、在基本上平行于基板100的頂表面且基本上垂直于第一方向的第二方向上延伸的第六區(qū)域V1、以及使第五區(qū)域V和第六區(qū)域VI彼此連接的第七區(qū)域VII。第七區(qū)域VII可以在關于第一方向和第二方向具有銳角的方向上延伸。
[0069]第四區(qū)域IV可以圍繞第三區(qū)域III，并且可具有圍繞第三區(qū)域III的各種形狀。例如，第四區(qū)域IV可以圍繞第三區(qū)域III的外圍。除此之外，圖1顯示了第四區(qū)域IV具有覆蓋第七區(qū)域VII的外圍的矩形環(huán)形狀和條形狀。然而，本發(fā)明構思可以不限于此。在圖1中，第四區(qū)域IV包括在第一方向上延伸的第八區(qū)域VII1、在第二方向上延伸的第九區(qū)域IX、以及第十區(qū)域X，第十區(qū)域X連接到第八區(qū)域VIII和第九區(qū)域IX并且在與第七區(qū)域VII可以延伸的方向基本上相同的方向上延伸。
[0070]第一保護環(huán)404可以形成在基板100的第三區(qū)域III上，并且可以在平面圖中以蜿蜒線的形式連續(xù)地圍繞第一區(qū)域I。例如，第一保護環(huán)404可以在平面圖中圍繞第三區(qū)域
III。第一保護環(huán)404的蜿蜒線可以包括波形線、Z字形線等。
[0071]在本發(fā)明構思的示例性實施方式中，第一保護環(huán)404可以包括其每個均可以在第一方向上延伸的多個第一部分以及其每個可以在第二方向上延伸的多個第二部分。每個第一部分的每個端部可以連接到第二部分的端部。
[0072]在本發(fā)明構思的示例性實施方式中，可以形成多個第一保護環(huán)404，并且多個第一保護環(huán)404可以從第一區(qū)域I的中心向外設置。例如，它們可以遠離第一區(qū)域I的中心形成。每個第一保護環(huán)404可以以蜿蜒線的方式延伸以具有凹入和凸起部分。在本發(fā)明構思的示例性實施方式中，其中一個第一保護環(huán)404的凹入和凸起部分可以設置為分別面對與其相鄰的另一個第一保護環(huán)404的凸起和凹入部分。然而，本發(fā)明構思可以不限于此。參考圖10，外第一保護環(huán)404的凹入和凸起部分可以設置為分別面對與外第一保護環(huán)404相鄰的內(nèi)第一保護環(huán)404的凹入和凸起部分。另外，其中一個第一保護環(huán)404的凹入和凸起部分可以設置為不精確地面對與其相鄰的另一第一保護環(huán)404的凸起和凹入部分。例如，內(nèi)第一保護環(huán)404的凹入和凸起部分可以相對于與內(nèi)保護環(huán)404相鄰的外第一保護環(huán)404的凹入和凸起部分錯開。
[0073]在本發(fā)明構思的示例性實施方式中，參考圖8，第一保護環(huán)404可以包括分別在第三和第四方向上延伸的第三和第四部分。第三和第四部分的每個可具有關于第一和第二方向的銳角。每個第三部分的每個端部可以連接到第四部分的端部。
[0074]在本發(fā)明構思的示例性實施方式中，參考圖9，第一保護環(huán)404可以以曲線的形式例如以波形線的形式延伸。因此，第一保護環(huán)404可具有波浪形狀。
[0075]因而，第一保護環(huán)404可具有任何類型的蜿蜒線。在一些情形下，第一保護環(huán)404可以不是直線形狀或條形狀。
[0076]在本發(fā)明構思的示例性實施方式中，第一保護環(huán)404可以包括順序地層疊在基板100的第三區(qū)域III上的第二有源鰭104和第一導電結(jié)構。第二有源鰭104可以以蜿蜒線的形式連續(xù)地圍繞第一區(qū)域I (例如，在平面圖中圍繞第一區(qū)域I)。第一導電結(jié)構可具有與第二有源鰭104的形狀相應的形狀。第二有源鰭104可具有蜿蜒線形狀(例如，彎曲形狀或波浪形狀)。因此，心軸(mandrel)或掩模間隔物可以不落下，并且可以在用于形成第二有源鰭104的雙圖案化工藝中是穩(wěn)定的。拋光應力可以在用于形成隔離層圖案125的化學機械拋光(CMP)工藝中被有效地分散，從而可以穩(wěn)定地形成第二有源鰭104。
[0077]第二有源鰭104可以從基板100突出。第二有源鰭104的下側(cè)壁可以被隔離層圖案125覆蓋。第二有源鰭104的上部分可以從隔離層圖案125的頂表面突出。第二間隔物184可以形成在第二有源鰭104的兩個側(cè)壁上。第二有源鰭104可以包括例如硅氮化物的氮化物或例如硅氧化物的氧化物。
[0078]第二有源鰭104可以包括與基板100基本上相同的材料。在本發(fā)明構思的示例性實施方式中，第二有源鰭104可以用例如硼、磷等的雜質(zhì)摻雜。
[0079]在本發(fā)明構思的示例性實施方式中，多個第二有源鰭104可以從第一區(qū)域I的中心向外形成(例如，遠離第一區(qū)域I的中心形成)，并且第一導電結(jié)構可以形成在兩個相鄰的第二有源鰭104上。
[0080]第一導電結(jié)構可以包括順序?qū)盈B的第一接觸插塞294和第一通路314。第一接觸插塞294可以形成在第一絕緣夾層200中。第一絕緣夾層200可以形成在基板100上并且可以覆蓋第二有源鰭104和第二間隔物184。第二絕緣夾層270可以設置在第一絕緣夾層200上。第一通路314可以形成在第三絕緣夾層300中。第三絕緣夾層300可以設置在第二絕緣夾層270上。第一接觸插塞294和第一通路314可以包括金屬，例如鎢、銅、鋁等。第一接觸插塞294可以包括摻雜多晶娃。