具有雙功函數(shù)柵極結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
【專(zhuān)利說(shuō)明】具有雙功函數(shù)柵極結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2014年12月16日提交的申請(qǐng)?zhí)枮?0-2014-0181543的韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體器件，更具體地，涉及一種具有雙功函數(shù)柵極結(jié)構(gòu)的半導(dǎo)體器件及其制造方法、具有該半導(dǎo)體器件的存儲(chǔ)單元以及具有該半導(dǎo)體器件的電子設(shè)備。
【背景技術(shù)】
[0004]隨著半導(dǎo)體器件水平高度集成，非平面晶體管中的柵致漏極泄漏(gate-1nduceddrain leakage，GIDL)特性對(duì)半導(dǎo)體器件的性能產(chǎn)生重要影響。

【發(fā)明內(nèi)容】

[0005]各種實(shí)施例是針對(duì)一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件能夠改善柵致漏極泄漏(FIDL)電流和電流驅(qū)動(dòng)能力。
[0006]同樣，各種實(shí)施例是針對(duì)一種能夠改善刷新特性的存儲(chǔ)單元。
[0007]進(jìn)一步，各種實(shí)施例是針對(duì)一種具有改善性能的電子設(shè)備。
[0008]在實(shí)施例中，一種半導(dǎo)體器件可以包括:本體，包括第一結(jié)區(qū)；柱體，設(shè)置在本體之上并且包括垂直溝道區(qū)和垂直溝道區(qū)之上的第二結(jié)區(qū)；柵極溝槽，暴露柱體的側(cè)表面;柵極電介質(zhì)層，提供在柵極溝槽中和柱體的側(cè)表面之上；以及柵電極，提供在柵極溝槽中，其中柵極電介質(zhì)層插入在柵電極和柵極溝槽之間，其中柵電極包括:第一功函數(shù)內(nèi)襯，位于垂直溝道區(qū)之上并且包括含鋁金屬氮化物;第二功函數(shù)內(nèi)襯，位于第二結(jié)區(qū)之上并且包括含硅非金屬材料；以及空氣間隙，設(shè)置在第二功函數(shù)內(nèi)襯與第二結(jié)區(qū)之間。半導(dǎo)體器件還可以包括:位線(xiàn)溝槽，形成在本體中；位線(xiàn)，提供在位線(xiàn)溝槽中并且電耦接至第一結(jié)區(qū)；位線(xiàn)遮蓋層，覆蓋位線(xiàn)的頂表面和側(cè)表面；以及存儲(chǔ)元件，電耦接至第二結(jié)區(qū)。第一功函數(shù)內(nèi)襯可以包括具有比第二功函數(shù)內(nèi)襯高的功函數(shù)的材料。第一功函數(shù)內(nèi)襯可以包括氮化鋁鈦(TiAlN)，以及第二功函數(shù)內(nèi)襯可以包括摻雜N型雜質(zhì)的多晶硅。柵電極還可以包括:第一低電阻率電極，提供在第一功函數(shù)內(nèi)襯之上；以及第二低電阻率電極，位于第二功函數(shù)內(nèi)襯之上。第二低電阻率電極可以包括與第二功函數(shù)內(nèi)襯不反應(yīng)的材料。第一低電阻率電極可以包括與第二功函數(shù)內(nèi)襯不反應(yīng)的無(wú)氟材料。柵電極可以包括:主體；以及來(lái)自主體的一對(duì)第一分支部和第二分支部，主體沿第一方向延伸，其中，所述一對(duì)第一分支部和第二分支部中的每個(gè)沿不同于第一方向的第二方向延伸，以及主體、第一分支部和第二分支部分別形成在柱體的第一側(cè)表面、第二側(cè)表面和第三側(cè)表面之上。柵電極還可以包括:第一低電阻率電極，覆蓋第一功函數(shù)內(nèi)襯的側(cè)表面;第二低電阻率電極，覆蓋第二功函數(shù)內(nèi)襯的側(cè)表面；以及上阻礙物，設(shè)置在第二功函數(shù)內(nèi)襯與第二低電阻率電極之間。第一低電阻率電極可以包括與第二公函數(shù)內(nèi)襯不反應(yīng)的材料，以及第二低電阻率電極可以包括與第二功函數(shù)內(nèi)襯反應(yīng)的材料。柵電極還可以包括:第一低電阻率電極，覆蓋第一功函數(shù)內(nèi)襯的側(cè)表面;下阻礙物，設(shè)置在第一功函數(shù)內(nèi)襯與第一低電阻率電極之間；第二低電阻率電極，覆蓋第二功函數(shù)內(nèi)襯的側(cè)表面；以及上阻礙物，設(shè)置在第二功函數(shù)內(nèi)襯與第二低電阻率電極之間。第一低電阻率電極和第二低電阻率電極包括與第二功函數(shù)內(nèi)襯反應(yīng)的材料。
[0009]在實(shí)施例中，一種半導(dǎo)體器件可以包括:本體，包括第一結(jié)區(qū);位線(xiàn)溝槽，形成在本體中；位線(xiàn)，提供在位線(xiàn)溝槽中并且電耦接至第一結(jié)區(qū)；位線(xiàn)遮蓋層，提供在位線(xiàn)的頂表面之上和側(cè)表面之上；一對(duì)第一柱體和第二柱體，設(shè)置在本體之上并且包括垂直溝道區(qū)和垂直溝道區(qū)之上的第二結(jié)區(qū)；柵極溝槽，具有:主溝槽，其暴露第一柱體與第二柱體之間的間隔；以及分支溝槽，其暴露第一柱體和第二柱體的側(cè)表面;一對(duì)第一柵電極和第二柵電極，提供在柵極溝槽中的、第一柱體和第二柱體的一側(cè)表面之上；以及存儲(chǔ)元件，分別與第二結(jié)區(qū)電耦接，其中，第一柵電極和第二柵電極中的每個(gè)包括:第一功函數(shù)內(nèi)襯，位于垂直溝道區(qū)的側(cè)表面之上并且包括含鋁金屬氮化物;第二功函數(shù)內(nèi)襯，位于第二結(jié)區(qū)的側(cè)表面之上并且包括含硅非金屬材料；以及空氣間隙，設(shè)置在第二功函數(shù)內(nèi)襯與第二結(jié)區(qū)之間。第一柵電極和第二柵電極中的每個(gè)可以包括:主體，設(shè)置在第一柱體與第二柱體之間；以及從主體延伸的一對(duì)第一分支部和第二分支部，主體沿第一方向延伸，其中，所述一對(duì)第一分支部和第二分支部中的每個(gè)沿不同于第一方向的第二方向延伸，主體、第一分支部和第二分支部形成在第一柱體和第二柱體中的每個(gè)的側(cè)表面之上。側(cè)表面可以包括:第一側(cè)表面，位于主體之上;第二側(cè)表面，位于第一分支部之上；以及第三側(cè)表面，位于第二分支部之上。第一柱體和第二柱體中的每個(gè)還可以包括:第四側(cè)表面；以及隔離層，接觸第四側(cè)表面。第一功函數(shù)內(nèi)襯可以包括氮化鋁鈦(TiAIN)，以及第二功函數(shù)內(nèi)襯可以包括摻雜N型雜質(zhì)的多晶硅。第一柵電極和第二柵電極中的每個(gè)還可以包括:第一低電阻率電極，位于第一功函數(shù)內(nèi)襯之上；以及第二低電阻率電極，位于第二功函數(shù)內(nèi)襯之上。第一柵電極和第二柵電極中的每個(gè)還可以包括:第一低電阻率電極，位于第一功函數(shù)內(nèi)襯之上;第二低電阻率電極，位于第二功函數(shù)內(nèi)襯之上；以及上阻礙物，設(shè)置在第二功函數(shù)內(nèi)襯與第二低電阻率電極之間。第一柵電極和第二柵電極中的每個(gè)還可以包括:第一低電阻率電極，位于第一功函數(shù)內(nèi)襯之上；下阻礙物，設(shè)置在第一功函數(shù)內(nèi)襯與第一低電阻率電極之間；第二低電阻率電極，位于第二功函數(shù)內(nèi)襯之上；以及上阻礙物，設(shè)置在第二功函數(shù)內(nèi)襯與第二低電阻率電極之間。
[0010]在實(shí)施例中，一種制造半導(dǎo)體器件的方法可以包括:形成柱體;在柱體的下側(cè)表面之上和上側(cè)表面之上形成柵極電介質(zhì)層;形成柵電極，所述柵電極包括柱體的下側(cè)表面之上的第一功函數(shù)內(nèi)襯;在柱體的上側(cè)表面之上形成第二功函數(shù)內(nèi)襯，在第二功函數(shù)內(nèi)襯與柱體的上側(cè)表面之間形成間隙；遮蓋間隙以形成空氣間隙；以及在柱體中形成具有與空氣間隙和第二功函數(shù)內(nèi)襯重疊的深度的結(jié)區(qū)。在結(jié)區(qū)與第二功函數(shù)內(nèi)襯之間提供空氣間隙。形成柱體可以包括:準(zhǔn)備襯底;刻蝕襯底以形成線(xiàn)型有源區(qū);將線(xiàn)型有源區(qū)圖案化以形成島型有源區(qū)；刻蝕島型有源區(qū)以形成預(yù)備柱體；以及刻蝕預(yù)備柱體以形成柱體。形成柵電極可以包括:在柱體的下側(cè)表面和上側(cè)表面之上形成預(yù)備第一功函數(shù)內(nèi)襯;在預(yù)備第一功函數(shù)內(nèi)襯之上形成第二功函數(shù)內(nèi)襯；以及將預(yù)備第一功函數(shù)內(nèi)襯凹進(jìn)以形成第一功函數(shù)內(nèi)襯。第一功函數(shù)內(nèi)襯不在第二功函數(shù)內(nèi)襯之上延伸。第一功函數(shù)內(nèi)襯可以包括氮化鋁鈦。第二功函數(shù)內(nèi)襯可以包括摻雜N型雜質(zhì)的多晶硅。形成柵電極可以包括:在柵極電介質(zhì)層之上形成第一功函數(shù)內(nèi)襯層;刻蝕第一功函數(shù)內(nèi)襯層以形成設(shè)置在柱體的下側(cè)表面上的預(yù)備第一功函數(shù)內(nèi)襯;在預(yù)備第一功函數(shù)內(nèi)襯之上并且在比柱體的頂表面低的水平高度處形成第一低電阻率電極;在比第一低電阻率電極和預(yù)備第一功函數(shù)內(nèi)襯高的水平高度處形成第二功函數(shù)內(nèi)襯層;在第二功函數(shù)內(nèi)襯層之上形成第二低電阻率層;將第二低電阻率層和第二功函數(shù)內(nèi)襯層凹進(jìn)以在比柱體的頂表面低的水平高度處形成第二低電阻率電極和第二功函數(shù)內(nèi)襯；以及使預(yù)備第一功函數(shù)內(nèi)襯凹進(jìn)以與第二功函數(shù)內(nèi)襯不重疊，并且形成第一功函數(shù)內(nèi)襯和間隙。第二低電阻率電極由與第二功函數(shù)內(nèi)襯不反應(yīng)的材料形成，第一低電阻率電極由無(wú)氟材料形成，第一低電阻率電極由與第二功函數(shù)內(nèi)襯不反應(yīng)的材料形成。第一低電阻率電極由與第二功函數(shù)內(nèi)襯不反應(yīng)的材料形成，以及第二低電阻率電極由與第二功函數(shù)內(nèi)襯反應(yīng)的材料形成。所述方法還可以包括:形成設(shè)置在第二功函數(shù)內(nèi)襯與第二低電阻率電極之間的上阻礙物。所述方法還可以包括:形成設(shè)置在第一功函數(shù)內(nèi)襯與第一低電阻率電極之間的下阻礙物；以及形成設(shè)置在第二功函數(shù)內(nèi)襯與第二低電阻率電極之間的上阻礙物。形成柱體可以包括:準(zhǔn)備襯底;刻蝕襯底以形成線(xiàn)型有源區(qū)；將線(xiàn)型有源區(qū)圖案化以形成島型有源區(qū)；刻蝕島型有源區(qū)以形成位線(xiàn)溝槽和預(yù)備柱體;刻蝕預(yù)備柱體以形成與位線(xiàn)溝槽和柱體交叉的柵極溝槽，柱體具有第一側(cè)表面、第二側(cè)表面和第三側(cè)表面，以及柵極溝槽暴露第一側(cè)表面；以及形成第一分支溝槽和第二分支溝槽，第一分支溝槽和第二分支溝槽通過(guò)延伸柵極溝槽來(lái)暴露柱體的第二側(cè)表面和第三側(cè)表面。柵電極可以包括設(shè)置在第一分支溝槽中的第一分支部以及設(shè)置在第二分支溝槽中的第二分支部。
[0011 ]在實(shí)施例中，一種制造半導(dǎo)體器件的方法可以包括:準(zhǔn)備可以包括第一結(jié)區(qū)的襯底;刻蝕襯底以形成在柵極溝槽中彼此分離的第一柱體和第二柱體;在柵極溝槽中形成預(yù)備柵電極，預(yù)備柵電極包括(i)第一柱體和第二柱體的下側(cè)表面和上側(cè)表面之上的預(yù)備第一功函數(shù)內(nèi)襯，和(i i)第一柱體和第二柱體的上側(cè)表面之上的第二功函數(shù)內(nèi)襯;將預(yù)備柵電極分離；以及形成與第一柱體的上側(cè)表面和下側(cè)表面重疊的第一柵電極和與第二柱體的上側(cè)表面和下側(cè)表面重疊的第二柵電極;將預(yù)備第一功函數(shù)內(nèi)襯凹進(jìn)以與第二功函數(shù)內(nèi)襯不重疊，以及形成間隙；遮蓋所述間隙，以及形成空氣間隙；以及在第一柱體和第二柱體中形成具有與空氣間隙重疊的深度的第二結(jié)區(qū)，其中第一柱體和第二柱體中的每個(gè)具有第一側(cè)表面、第二側(cè)表面和第三側(cè)表面，以及柵極溝槽暴露第一柱體和第二柱體的第一側(cè)表面。
[0012]在實(shí)施例中，一種存儲(chǔ)單元可以包括:本體，包括位線(xiàn)溝槽;柱體，包括:形成在位線(xiàn)溝槽的底表面之上的本體中的第一結(jié)區(qū)、與第一結(jié)區(qū)電耦接并且嵌入在位線(xiàn)溝槽中的掩埋位線(xiàn)、設(shè)置在本體之上的垂直溝道區(qū)以及垂直溝道區(qū)之上的第二結(jié)區(qū)；柵極溝槽，暴露柱體的側(cè)表面;柵極電介質(zhì)層，覆蓋柵極溝槽；以及掩埋字線(xiàn)，嵌入在柵極溝槽中，其中柵極電介質(zhì)層插入在掩埋字線(xiàn)與柵極溝槽之間，掩埋字線(xiàn)包括:高功函數(shù)內(nèi)襯，與垂直溝道區(qū)重疊并且包括氮化鋁鈦;低功函數(shù)內(nèi)襯，與第二結(jié)區(qū)重疊并且包括N型摻雜多晶硅；以及空氣間隙，設(shè)置在低功函數(shù)內(nèi)襯與第二結(jié)區(qū)之間。
[0013]在實(shí)施例中，一種電子設(shè)備可以包括多個(gè)半導(dǎo)體器件，所述多個(gè)半導(dǎo)體器件的至少任意一個(gè)包括:本體，包括第一結(jié)區(qū)；柱體，設(shè)置在本體之上并且包括垂直溝道區(qū)和垂直溝道區(qū)之上的第二結(jié)區(qū);柵極溝槽，暴露柱體的側(cè)表面;柵極電介質(zhì)層，覆蓋柵極溝槽；以及柵電極，嵌入在柵極溝槽中，其中柵極電介質(zhì)層插入在柵電極與柵極溝槽之間，柵電極包括:高功函數(shù)內(nèi)襯，與垂直溝道區(qū)重疊并且包括氮化鋁鈦;低功函數(shù)內(nèi)襯，與第二結(jié)區(qū)重疊并且包括N型摻雜多晶硅;以及空氣間隙，設(shè)置在低功函數(shù)內(nèi)襯與高功函數(shù)內(nèi)襯之間。
【附圖說(shuō)明】
[0014]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的剖面圖。
[0015]圖2是沿圖1的線(xiàn)A-A’截取的平面圖。
[0016]圖3是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的剖面圖。
[0017]圖4是示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的剖面圖。
[0018]圖5A至圖5G是描述用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法的示例的剖面圖。
[0019]圖6A至圖6G是分別沿圖5A至圖5G的線(xiàn)A-A，截取的平面圖。
[0020]圖7A至圖7K是描述用于形成根據(jù)第一實(shí)施例的半導(dǎo)體器件的柵電極的方法的示例的剖面圖。
[0021 ]圖8A至8K是分別沿圖7A至7K的線(xiàn)A-A’截取的平面圖。
[0022]圖9A至圖9E是描述用于形成根據(jù)第二實(shí)施例的半導(dǎo)體器件的柵電極的方法的示例的剖面圖。
[0023]圖1OA至圖1OH是描述用于形成根據(jù)第三實(shí)施例的半導(dǎo)體器件的柵電極的方法的示例的剖面圖。
[0024]圖11是示出包括根據(jù)實(shí)施例的半導(dǎo)體器件的電子設(shè)備的示圖。
【具體實(shí)施方式】
[0025]以下將參照附圖來(lái)更詳細(xì)地描述各種實(shí)施例。然而，本發(fā)明可以以不同形式實(shí)現(xiàn)且不應(yīng)當(dāng)解釋為局限于本文所闡述的實(shí)施例。更確切地說(shuō)，提供這些實(shí)施例使得本公開(kāi)將是徹底和完整的，并且將本發(fā)明的范圍完全傳達(dá)給本領(lǐng)域技術(shù)人員。貫穿本公開(kāi)，相同的附圖標(biāo)記在本發(fā)明的各種附圖和實(shí)施例中指代相同的部分。
[0026]附圖不一定按比例繪制，在某些情況下，可以放大比例以清楚地說(shuō)明實(shí)施例的特征。當(dāng)?shù)谝粚颖环Q(chēng)為在第二層“上”或襯底“上”時(shí)，不僅是指其中第一層直接形成在第二層或襯底上的情況，還指其中第三層存在于第一層與第二層或襯底之間的情況。
[0027]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的剖面圖。圖2是沿圖1的線(xiàn)A-A’截取的平面圖。根據(jù)第一實(shí)施例的半導(dǎo)體器件可以包括存儲(chǔ)單元。
[0028]半導(dǎo)體器件100可以包括襯底101。襯底101可以包括半導(dǎo)體襯底。襯底101可以由含娃材料形成。襯底101可以包括娃、單晶娃、多晶娃、非晶娃、娃錯(cuò)、單晶娃錯(cuò)、多晶娃錯(cuò)、慘碳硅、它們的組合或者它們的多層。在另一實(shí)施例中，襯底101可以包括半導(dǎo)體材料(諸如鍺)。而且，襯底101可以包括III/V族半導(dǎo)體材料，例如，復(fù)合物半導(dǎo)體襯底(諸如GaAs)。進(jìn)一步，襯底1I可以包括絕緣硅片(SOI)襯底。
[0029]隔離層和有源區(qū)可以形成在襯底101上。隔離層可以包括第一隔離層102A和第二隔離層102B。有源區(qū)可以由第一隔離層102A和