形成具有屏蔽柵極的碳化硅器件的方法
【技術(shù)領(lǐng)域】
[0001]本申請總體上涉及在碳化硅襯底中的器件的形成，并且更具體地涉及用于形成具有電氣屏蔽柵極結(jié)構(gòu)的基于碳化硅的開關(guān)器件的技術(shù)。
【背景技術(shù)】
[0002]半導(dǎo)體晶體管，特別是諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)和絕緣柵極雙極型晶體管(IGBT)的場效應(yīng)控制的開關(guān)器件已經(jīng)被使用在諸如功率電源、功率轉(zhuǎn)換器、電動(dòng)汽車和空調(diào)的多種應(yīng)用中。這些應(yīng)用中的很多是高功率應(yīng)用，其需要晶體管能夠容受大量的電流和/或電壓。
[0003]可具有高達(dá)數(shù)百伏特的電壓閉鎖能力和高于一安培的額定電流的功率晶體管可以實(shí)現(xiàn)為垂直MOS溝槽晶體管。在垂直晶體管中，柵電極可以布置于在半導(dǎo)體本體的垂直方向上延伸的溝槽中。柵電極與晶體管的源極、本體和漂移區(qū)電介質(zhì)地絕緣并且在半導(dǎo)體本體的橫向方向上與本體區(qū)域相鄰。漏極區(qū)域可以毗連漂移區(qū)域，并且源極電極可以連接到源極區(qū)域。
[0004]碳化硅(SiC)作為功率晶體管的襯底材料提供了特定的優(yōu)良特性。SiC的特定屬性可以用來實(shí)現(xiàn)較之利用諸如硅的其他襯底材料的半導(dǎo)體器件而言在給定的導(dǎo)通電阻處具有更高的電壓閉鎖能力的功率晶體管。例如，SiC提供了具有2x 16伏特/厘米(V/cm)的臨界電場(即，在該處發(fā)生雪崩擊穿的電場)，其高于傳統(tǒng)的硅的臨界電場。由此，可比較地配置的基于SiC的晶體管具有較之傳統(tǒng)的基于硅的晶體管的雪崩電壓而言更高的閾值。
[0005]雖然SiC提供了對于擊穿電壓來說的優(yōu)良的屬性，其同樣提出了幾個(gè)設(shè)計(jì)上的挑戰(zhàn)。例如，在基于SiC的器件中，在SiC和柵極電介質(zhì)(例如，S12)之間的界面易于熱氧化，其導(dǎo)致了在SiC中的缺陷。這些缺陷的一個(gè)后果是較低的電子迀移率和增加的導(dǎo)通電阻。此夕卜，由于在溝槽蝕刻技術(shù)中的困難，在基于SiC的器件中的柵極溝槽的角落不均勻。結(jié)果是，在柵極溝槽的角落中提供具有均勻厚度的柵極電介質(zhì)是困難的。這反過來又導(dǎo)致了在柵極溝槽的角落中的增加的電場，其使得器件更容易受故障影響。如果在SiC中的電場接近臨界電場，則在柵極電介質(zhì)中的電場可能以2.5的因數(shù)而增加。由此，為了充分地利用SiC的有益的雪崩擊穿屬性的優(yōu)勢，應(yīng)當(dāng)采用恰當(dāng)?shù)姆椒▉韺艠O電介質(zhì)與SiC材料所容受的大電壓相屏蔽。
[0006]需要提供SiC技術(shù)中的在溝道區(qū)域中具有最小缺陷的功率晶體管以及最低成本的屏蔽的柵極結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0007]公開了一種形成半導(dǎo)體器件的方法。根據(jù)一個(gè)實(shí)施例，該方法包括形成碳化硅半導(dǎo)體襯底，其具有彼此橫向間隔開并且在襯底的主表面之下的多個(gè)第一摻雜區(qū)域、從所述主表面延伸到在所述第一摻雜區(qū)域之上的第三摻雜區(qū)域的第二摻雜區(qū)域、以及在襯底中的從主表面延伸到第一摻雜區(qū)域的第四摻雜區(qū)域。第二區(qū)域具有第一傳導(dǎo)類型，并且第一摻雜區(qū)域、第三摻雜區(qū)域和第四摻雜區(qū)域具有第二傳導(dǎo)類型。襯底為退火的襯底，從而激活在第二摻雜區(qū)域、第三摻雜區(qū)域和第四摻雜區(qū)域中的雜質(zhì)原子。形成柵極溝槽，所述柵極溝槽延伸通過第二摻雜區(qū)域和第三摻雜區(qū)域并且具有布置在第一摻雜區(qū)域中的一個(gè)區(qū)域的一部分之上的底部。在非氧化物和非氮化物形成的氛圍中對襯底應(yīng)用高溫步驟，從而沿著柵極溝槽的側(cè)壁對碳化硅原子進(jìn)行重排列并且形成在柵極溝槽的底部和側(cè)壁之間的圓角。從襯底去除在高溫步驟期間沿著柵極溝槽的側(cè)壁形成的表面層。
[0008]公開了一種由具有主表面的第一傳導(dǎo)類型碳化硅半導(dǎo)體襯底形成半導(dǎo)體器件的方法。根據(jù)一個(gè)實(shí)施例，該方法包括形成多個(gè)掩埋的第二傳導(dǎo)類型區(qū)域，所述多個(gè)掩埋的第二傳導(dǎo)類型區(qū)域位于主表面之下并且彼此橫向間隔開。在襯底中形成第一傳導(dǎo)類型源極區(qū)域和第二傳導(dǎo)類型本體區(qū)域。在襯底中形成從主表面延伸到掩埋的第二傳導(dǎo)類型區(qū)域的第二傳導(dǎo)類型接觸區(qū)域。對襯底進(jìn)行退火，從而激活源極區(qū)域、本體區(qū)域和接觸區(qū)域中的雜質(zhì)原子。形成柵極溝槽，所述柵極溝槽延伸通過源極區(qū)域和本體區(qū)域并且具有布置在掩埋的區(qū)域的一部分之上的底部。在非氧化物和非氮化物形成的氛圍中對襯底應(yīng)用高溫步驟，從而沿著柵極溝槽的側(cè)壁對碳化硅原子進(jìn)行重排列并且形成在柵極溝槽的底部和側(cè)壁之間的圓角。從襯底去除在高溫步驟期間沿著柵極溝槽的側(cè)壁形成的表面層。
【附圖說明】
[0009]附圖中的元素并不必然彼此按照比例。相同的參考標(biāo)號(hào)指代相對應(yīng)的相似部分。各種所描述的實(shí)施例的特征可以合并除非其彼此相排斥。在附圖中描繪了并且在下面的描述中詳細(xì)闡釋了實(shí)施例。
[0010]圖1示出了根據(jù)實(shí)施例的具有屏蔽柵電極的垂直功率晶體管的橫截面視圖。
[0011 ]圖2示出了根據(jù)實(shí)施例的在碳化硅襯底上形成氧化物層的工藝步驟。
[0012]圖3示出了根據(jù)實(shí)施例對圖2的氧化物層進(jìn)行掩模的工藝步驟。
[0013]圖4示出了根據(jù)實(shí)施例的對氧化物層進(jìn)行蝕刻的工藝步驟。
[0014]圖5示出了根據(jù)實(shí)施例的利用氧化物層作為注入掩模在襯底中形成掩埋的摻雜區(qū)域的工藝步驟。
[0015]圖6示出了根據(jù)實(shí)施例的應(yīng)用到襯底從而形成器件區(qū)域以及到掩埋的摻雜區(qū)域的電氣連接的進(jìn)一步的工藝步驟。
[0016]圖7示出了根據(jù)實(shí)施例的在圖6的襯底上方形成氧化物層的工藝步驟。
[0017]圖8示出了根據(jù)實(shí)施例的對圖7的氧化物層進(jìn)行掩模的工藝步驟。
[0018]圖9示出了根據(jù)實(shí)施例的對圖8的氧化物層進(jìn)行蝕刻的工藝步驟。
[0019]圖10示出了根據(jù)實(shí)施例的利用圖9的氧化物層作為蝕刻掩膜來對襯底進(jìn)行蝕刻從而形成柵極溝槽的工藝步驟。
[0020]圖11示出了根據(jù)實(shí)施例的從襯底去除氧化物層的工藝步驟。
[0021]圖12示出了根據(jù)實(shí)施例的在非氧化物和非氮化物形成的氛圍中應(yīng)用高溫步驟從而在柵極溝槽中形成圓角的工藝步驟。
[0022]圖13示出了根據(jù)實(shí)施例的柵極溝槽的可選配置。
[0023]圖14示出了根據(jù)實(shí)施例的在柵極溝槽中形成犧牲氧化物的工藝步驟。
[0024]圖15示出了根據(jù)實(shí)施例的對襯底進(jìn)行掩模從而選擇性地去除犧牲氧化物層的部分的工藝步驟。
[0025]圖16示出了根據(jù)實(shí)施例的在去除了犧牲氧化物的部分之后的襯底。
[0026]圖17示出了根據(jù)實(shí)施例的應(yīng)用到襯底的進(jìn)一步的工藝步驟，從而形成柵極溝槽中的柵極電介質(zhì)，使得柵極溝槽中的電介質(zhì)材料在柵極溝槽的底部處的整體厚度大于沿側(cè)壁的厚度。
【具體實(shí)施方式】
[0027]本文公開的實(shí)施例提供了一種由碳化硅半導(dǎo)體襯底102形成半導(dǎo)體器件的方法。圖1描繪出了根據(jù)本文所描述的方法可以形成的示例性的半導(dǎo)體器件100。該器件100包括彼此橫向間隔開并且在襯底102的主表面105之下的多個(gè)第一摻雜區(qū)域104。從主表面105延伸到在第一摻雜區(qū)域104之上的第三摻雜區(qū)域108的第二摻雜區(qū)域106。第二摻雜區(qū)域106具有第一傳導(dǎo)類型(例如，η-類型)。第一摻雜區(qū)域和第三摻雜區(qū)域104、108具有第二傳導(dǎo)類型(例如，P-類型)。器件100進(jìn)一步包括延伸通過第二摻雜區(qū)域和第三摻雜區(qū)域106、108并且具有布置在第一摻雜區(qū)域104中的一個(gè)區(qū)域的一部分之上的底部112的柵極溝槽110。電氣傳導(dǎo)的柵電極114布置在柵極溝槽110中并且通過柵極電介質(zhì)116與襯底102電介質(zhì)地相絕緣。多個(gè)第四摻雜區(qū)域122從主表面105延伸到第一摻雜區(qū)域104。第四摻雜區(qū)域122具有第二傳導(dǎo)類型，并且可以相較于其他區(qū)域而高度地?fù)诫s(例如，P++)從而使得第四摻雜區(qū)域122電傳導(dǎo)。
[0028]根據(jù)實(shí)施例，圖1的器件100為η-溝道(耗盡模式)M0SFET，其中第二摻雜區(qū)域106為η-型源極區(qū)域，并且第三摻雜區(qū)域108為P-型本體(溝道)區(qū)域。襯底102為通過η-型雜質(zhì)進(jìn)行固有摻雜，從而襯底的在本體區(qū)域104之下并且與第一摻雜區(qū)域104相鄰的部分118形成了器件100的η-型漂移區(qū)域。漂移區(qū)域118(直接或間接地)耦合到更高地?fù)诫s的η-型漏極區(qū)域120。源極區(qū)域和漏極區(qū)域106、120可以通過外部電極(未示出)分別耦合到源極電勢和漏極電勢。第四摻雜區(qū)域122配置為P-型電傳導(dǎo)接觸區(qū)域。接觸區(qū)域122形成與第一摻雜區(qū)域104的歐姆連接并且因此允許第一摻雜區(qū)域104連接到外部電勢(例如，源極電勢)。
[0029]以眾所周知的方式，柵電極114配置為在本體區(qū)域108中提供或者去除電傳導(dǎo)溝道。柵電極114相對于源極電勢的偏置提供了對于器件100的0N/0FF控制。第一摻雜區(qū)域104配置為將柵極電介質(zhì)116從在器件100的操作期間在襯底102中產(chǎn)生的電場屏蔽開的掩埋的P-型區(qū)域。在器件處于OFF狀態(tài)并且大的反向電壓施加到源極端子和漏極端子的情況下，大的反向電壓將跨越漂移區(qū)域118而分布。掩埋的P-型區(qū)域104利用圍繞的η-型材料提供了空間電荷區(qū)域(即，耗盡區(qū)域)。這個(gè)空間電荷區(qū)域提供了將柵極電介質(zhì)116從在漂移區(qū)域118中的大電場屏蔽開的保護(hù)性屏障。因此，通過以所描繪的形式提供掩埋的P-型區(qū)域104，SiC材料的具有優(yōu)勢的擊穿特性可以得到利用并且柵極電介質(zhì)116的阻擋性能在器件100的整體反向阻擋性能中較少具有限制性因素。換句話說，掩埋的P-型區(qū)域104改進(jìn)了器件100的擊穿特性。
[0030]根據(jù)本文所描述的方法，柵極溝槽110可以形成為與器件100的溝道相鄰的第一側(cè)壁124與諸如晶面11-2