一種垂直結(jié)構(gòu)芯片及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種垂直結(jié)構(gòu)芯片及其制備方法。
【背景技術(shù)】
[0002]隨著全球極端氣候的頻繁發(fā)生，照明領(lǐng)域也正進入一次大的變革。LED(LightEmitting D1de，發(fā)光二極管)作為第三代的固態(tài)照明技術(shù)，正被大家高度關(guān)注;但是隨著技術(shù)的發(fā)展，成熟的現(xiàn)有工藝正面臨著巨大的挑戰(zhàn)。垂直結(jié)構(gòu)芯片由于其工作時電流分布相對均勻，發(fā)光形貌符合朗伯分布模型，因此在大功率光源領(lǐng)域，尤其對光斑質(zhì)量要求較高的領(lǐng)域有廣泛的應(yīng)用。
[0003]然而，垂直結(jié)構(gòu)芯片的生廣良率一直有待提尚，影響良率的關(guān)鍵因素之一便是正反漏電，導(dǎo)致芯片漏電的因素很多，其中很大一部分來自N型區(qū)域(N電極和N型GaN層)、活性層、P型區(qū)域(P型GaN、P面金屬層和目標(biāo)襯底)之間在側(cè)壁的直接或間接導(dǎo)通。為了解決這一現(xiàn)象的發(fā)生，傳統(tǒng)的方法是在芯片制作完成后在芯片表面和側(cè)面用S1xNy等材料做鈍化處理，這種處理方式依然無法完全避免側(cè)壁漏電的出現(xiàn)，以及有可能帶來遮擋出光等問題。

【發(fā)明內(nèi)容】

[0004]針對以上問題，本發(fā)明旨在提供一種垂直結(jié)構(gòu)芯片及其制備方法，該結(jié)構(gòu)通過一層絕緣層將P-GaN(氮化鎵)和活性層的側(cè)壁隱藏于芯片內(nèi)部，使其不裸露于芯片側(cè)面，避免了 LED芯片側(cè)面上載流子的復(fù)合。
[0005]本發(fā)明提供的技術(shù)方案如下:
[0006]—種垂直結(jié)構(gòu)芯片，由中心區(qū)域及位于所述中心區(qū)域四周的邊緣區(qū)域構(gòu)成，其中，
[0007]所述中心區(qū)域從下到上依次包括:目標(biāo)襯底、第一P面金屬層、P型GaN層、活性層、N型GaN層以及N電極;所述邊緣區(qū)域從下到上依次包括:目標(biāo)襯底、第二P面金屬層、絕緣層、N型GaN層以及N電極；
[0008]所述絕緣層位于所述邊緣區(qū)域中的N型GaN層和第二P面金屬層之間、以及位于所述中心區(qū)域中的P型GaN層和活性層的側(cè)壁。
[0009]在本技術(shù)方案中，這里我們將垂直結(jié)構(gòu)芯片分成兩個區(qū)域，位于芯片中間的中心區(qū)域和位于芯片四周的邊緣區(qū)域，以上我們分別對兩個區(qū)域的結(jié)構(gòu)做出了描述，要說明的是，由芯片不同區(qū)域的結(jié)構(gòu)不同，我們才做此劃分，兩個區(qū)域中除了結(jié)構(gòu)不同的地方，其他區(qū)域都是相同的，如，目標(biāo)襯底，兩個區(qū)域中的目標(biāo)襯底加起來即為整個芯片的目標(biāo)襯底等。
[0010]進一步優(yōu)選地，絕緣層位于所述邊緣區(qū)域中的N型GaN層和第二P面金屬層之間、位于所述中心區(qū)域中的P型GaN層和活性層的側(cè)壁、以及位于所述P型GaN層表面靠近所述邊緣區(qū)域的邊緣處。
[0011]進一步優(yōu)選地，所述垂直結(jié)構(gòu)芯片中還包括位于所述邊緣區(qū)域四周的溝槽區(qū)域，所述溝槽區(qū)域從下到上依次包括:目標(biāo)襯底和第二P面金屬層；
[0012]或，所述溝槽區(qū)域中還包括位于所述第二P面金屬層表面的絕緣層。
[0013]在本技術(shù)方案中，芯片中除了包括上述的中心區(qū)域和邊緣區(qū)域之外，還包括位于邊緣區(qū)域四周的溝槽區(qū)域，且在該溝槽區(qū)域中可以包括絕緣層也可以不包括絕緣層。另外，要說明的是，這里絕緣層可以覆蓋整個溝槽區(qū)域中第二 P面金屬層表面，也可以部分覆蓋，比如說，絕緣層覆蓋第二 P面金屬層表面的一半?yún)^(qū)域，且靠近N型GaN層一側(cè)進行覆蓋等，都能實現(xiàn)本技術(shù)方案中的目的。
[0014]進一步優(yōu)選地，所述第一P面金屬層中包括粘結(jié)層、覆蓋層、金屬反射層；
[0015]所述第二P面金屬層中包括粘結(jié)層和覆蓋層，和/或所述第二 P面金屬層中還包括金屬反射層。
[0016]進一步優(yōu)選地，絕緣層的材料為Si0xNy、Tix0y、高阻GaN以及Al2O3中的一種或多種，這里的x/y取大于等于O的整數(shù)；
[0017]和/或，
[0018]所述目標(biāo)襯底為Cu (銅)、C(碳)、Si (硅)、SiC(碳化硅)、Ge (鍺)、Cu-W合金(銅-金合金)、Mo(鉬)以及Cr(鉻)中的一種或多種形成的導(dǎo)電金屬襯底。
[0019]進一步優(yōu)選地，所述覆蓋層和粘結(jié)層的材料為T1、Cu、W、Cr、Pt、N1、In、Sn、Au中的一種或多種；
[0020]和/或，
[0021]所述金屬反射層的材料為N1、Ag、Al、Cr、Pt中的一種或多種。
[0022]進一步優(yōu)選地，所述N電極為T1、Al、Pt、Au、Cr中的一種或多種。
[0023]本發(fā)明還提供了一種垂直結(jié)構(gòu)芯片的制備方法，該制備方法應(yīng)用于上述垂直結(jié)構(gòu)芯片，該制備方法包括以下步驟:
[0024]SI在外延襯底上依次生長緩沖層、N型GaN層、活性層以及P型GaN層；
[0025]S2腐蝕所述芯片邊緣區(qū)域的P型GaN層直至暴露所述N型GaN層，且在裸露出來的N型GaN層的表面以及腐蝕之后的活性層和P型GaN層的側(cè)壁生長絕緣層；
[0026]S3在腐蝕剩下的P型GaN層表面或在腐蝕剩下的P型GaN層表面和絕緣層表面生長金屬反射層，之后再在金屬反射層和絕緣層表面依次生長覆蓋層和粘結(jié)層；
[0027]S4將步驟S3中形成的結(jié)構(gòu)通過所述粘結(jié)層與一目標(biāo)襯底粘結(jié)，之后去除所述外延襯底和緩沖層，暴露所述N型GaN層；
[0028]S5腐蝕所述N型GaN層直至所述絕緣層，形成N面溝槽；
[0029]S6在所述N型GaN層表面制作N電極，完成所述垂直結(jié)構(gòu)芯片的制備。
[0030]進一步優(yōu)選地，在步驟SI中，所述外延襯底為Si或Al2O3或SiC或GaN;
[0031]和/或，
[0032]在步驟S2中具體包括:腐蝕所述芯片邊緣區(qū)域的P型GaN層暴露所述N型GaN層之后繼續(xù)腐蝕預(yù)設(shè)厚度的N型GaN層，且在裸露出來的N型GaN層的表面以及腐蝕之后的活性層和P型GaN層的側(cè)壁生長絕緣層;所述預(yù)設(shè)厚度為0.1?lum。
[0033]進一步優(yōu)選地，在步驟S4中具體包括:
[0034]采用共晶的方式將步驟S3中形成的結(jié)構(gòu)轉(zhuǎn)移到目標(biāo)襯底上，所述覆蓋層和粘結(jié)層的材料為N1、I η、Sn、Au中的一種，所述目標(biāo)襯底為Cu、C、S 1、S i C、Ge、Cu-W合金、Mo以及Cr中的一種或多種形成的導(dǎo)電金屬襯底；
[0035]或，
[0036]采用電鍍的方式將步驟S3中形成的結(jié)構(gòu)轉(zhuǎn)移到目標(biāo)襯底上，所述覆蓋層和粘結(jié)層的材料為T1、Au、Cu、W、Cr、Pt中的一種或多種。
[0037]進一步優(yōu)選地，在步驟S5中，所述N面溝槽區(qū)域的寬度小于所述邊緣區(qū)域的寬度。
[0038]本發(fā)明提供的垂直結(jié)構(gòu)芯片及其制備方法，相對于現(xiàn)有的垂直結(jié)構(gòu)芯片，其有益效果在于:
[0039]在本發(fā)明中，在包括了緩沖層、N型GaN層、活性層以及P型GaN層的外延結(jié)構(gòu)生長完成了之后，隨即對P型GaN層進行腐蝕直到暴露出N型GaN層，接著在腐蝕掉了 P型GaN層和活性層的N型GaN層表面生長絕緣層，得到本發(fā)明提供的垂直結(jié)構(gòu)芯片。相比對現(xiàn)有的垂直結(jié)構(gòu)芯片，將上述絕緣層設(shè)置在垂直結(jié)構(gòu)芯片側(cè)壁的位置，極大程度上降低了芯片側(cè)壁出現(xiàn)載流子復(fù)合的幾率；同時有效避免了外延結(jié)構(gòu)與目標(biāo)襯底之間在制作過程中的無意導(dǎo)通，提高了垂直結(jié)構(gòu)芯片的生產(chǎn)良率;且能夠保護芯片側(cè)面不被外界環(huán)境影響，大大提高了芯片的可靠性和穩(wěn)定性。
【附圖說明】
[0040]圖1-圖11為本發(fā)明提供的垂直結(jié)構(gòu)芯片的制備方法的流程示意圖；其中，圖11為本發(fā)明中制得的垂直結(jié)構(gòu)芯片的結(jié)構(gòu)示意圖。
[0041 ] 圖中標(biāo)識說明:
[0042]1-外延襯底，2-N型GaN層，3_P型GaN層+活性層，4_邊緣區(qū)域，5_絕緣層，6_金屬反射層，7-覆蓋層+粘結(jié)層，8-目標(biāo)襯底，9-N電極，1-N面溝槽。
【具體實施方式】
[0043]在一種實施方式中，本發(fā)明提供的垂直結(jié)構(gòu)芯片包括中心區(qū)域和邊緣區(qū)域構(gòu)成，其中，中心區(qū)域從下到上依次包括:目標(biāo)襯底8、第一P面金屬層(包括覆蓋層+粘結(jié)層7和金屬反射層6)、P型GaN層+活性層3、N型GaN層2以及N電極9;邊緣區(qū)域從下到上依次包括:目標(biāo)襯底8、第二P面金屬層(包括覆蓋層+粘結(jié)層7，或金屬反射層6)、絕緣層5、N型GaN層2以及N電極9。且絕緣層5位于邊緣區(qū)域中的N型GaN層2和第二 P面金屬層之間之外，還位于中心區(qū)域中的P型GaN層+活性層3的側(cè)壁。
[0044]要說明的是，在本發(fā)明中，外延結(jié)構(gòu)包括但不限于以上描述的P型GaN層+活性層3和N型GaN層2，還可以包括為了增加內(nèi)量子和外量子效率等設(shè)計的其他結(jié)構(gòu)。另外，以上描述的中間區(qū)域和邊緣區(qū)域4加起來即為目標(biāo)襯底8的表面區(qū)域，在具體實施例中，通過干法腐蝕/濕法腐蝕的方式腐蝕P型GaN層+活性層3，其中，P型GaN層+活性層3未被腐蝕的區(qū)域為中間區(qū)域，腐蝕掉的區(qū)域為邊緣區(qū)域4。這樣該垂直結(jié)構(gòu)芯片在工作的過程中，載流子只在腐蝕后余下的中間區(qū)域(活性層)中復(fù)合，有效降低了載流子在芯片側(cè)面的復(fù)合，從而大大減小了芯片漏電的概率，提高芯片的穩(wěn)定性。
[0045]對上述實施方式進行改進得到另外一種實施方式，在本實施方式中，絕緣層除了位于邊緣區(qū)域中的N型GaN層和第二 P面金屬層之間和位于中心區(qū)域中的P型GaN層和活性層的側(cè)壁之外，還位于P型GaN層表面靠近邊緣區(qū)域的邊緣處(如圖3所示)。
[0046]對上述實施方式進行改進得到另一種實施方式，在本實施方式中，垂直結(jié)構(gòu)芯片中還包括位于邊緣區(qū)域四周的溝槽區(qū)域，溝槽區(qū)域從下到上依次包括:目標(biāo)襯底和第二P面金屬層?；蛘撸瑴喜蹍^(qū)域中除了包括目標(biāo)襯底和第二 P面金屬層之外，還包括位于第二 P面金屬層表面的絕緣層，如圖11所示。要說明的是，雖然我們在這里將芯片分出