6中，根據(jù)第一掩模層選擇性地蝕刻偽結(jié)構(gòu)，以形成第一偽結(jié)構(gòu)。在一些 實施例中，第一偽結(jié)構(gòu)可具有有角度的側(cè)壁。
[0054] 在步驟408中，在第二區(qū)域上方的所選位置處形成HV介電層。
[0055] 在步驟410中，在半導(dǎo)體襯底上方形成高k化合物層、犧牲多晶娃層和硬掩模層。 高k化合物層包括高k介電層和金屬蝕刻停止層。
[0056] 在步驟412中，選擇性地蝕刻犧牲多晶硅層，以形成第二偽結(jié)構(gòu)、HKMG預(yù)堆疊件和 位于邊界區(qū)域內(nèi)的凹陷的STI區(qū)域。
[0057] 在步驟414中，在第二區(qū)域中形成源極/漏極區(qū)域和側(cè)壁間隔件，并且在半導(dǎo)體 襯底的頂面上方形成CESL層。
[0058] 在步驟416中，執(zhí)行第一化學(xué)機械拋光（CMP)工藝。第一和第二偽結(jié)構(gòu)防止第一 CMP工藝使邊界區(qū)域中出現(xiàn)凹陷。
[0059] 在步驟418中，形成第一層間介電（ILD)層。
[0060] 在步驟420中，執(zhí)行第二CMP工藝。第一和第二偽結(jié)構(gòu)防止第二CMP工藝使第二 邊界區(qū)域中出現(xiàn)凹陷。
[0061] 在步驟422中，執(zhí)行高k金屬柵極替換工藝。HKMG工藝以金屬柵極材料替代HKMG 預(yù)堆疊件上的犧牲多晶硅。
[0062] 在步驟424中，在半導(dǎo)體襯底上方形成第二ILD層和金屬觸點。
[0063] 圖5至圖17示出了根據(jù)本發(fā)明的一些實施例的與形成帶有兩個偽結(jié)構(gòu)的集成電 路的方法相應(yīng)的橫截面圖的實施例。將意識到，盡管這些橫截面圖示出了一對分柵式存儲 單元，但在通常的實施例中集成電路將包括數(shù)千、數(shù)百萬、數(shù)十億或甚至更大數(shù)量的這種布 置在存儲器陣列中的分柵式存儲單元。集成電路還包括外圍電路，該外圍電路可以使用諸 如用于CMOS工藝中的不同處理層（例如，HKMG和/或替換金屬柵極技術(shù)）。
[0064] 圖5示出了與步驟402至404相應(yīng)的半導(dǎo)體主體500的截面圖。
[0065] 半導(dǎo)體主體500包括半導(dǎo)體襯底502,其中形成有存儲器件和外圍器件（例如， CMOS器件）。在一些實施例中，半導(dǎo)體襯底502可以是諸如塊狀硅襯底、絕緣體上硅（SOI) 襯底、二元半導(dǎo)體襯底（例如，GaAs)、三元半導(dǎo)體襯底（例如，AlGaAs)或更高階數(shù)的半導(dǎo) 體襯底。這些襯底中的任意一個可以包括形成在襯底中的摻雜區(qū)域、形成在襯底內(nèi)或上的 一個或多個絕緣層和/或形成在襯底內(nèi)或其上的導(dǎo)電層。
[0066] 在存儲器區(qū)域502a上方形成一對分柵式閃存單元510a和510b。在一些實施例 中，這對分柵式閃存單元510a和510b中的每個均包括SG 512、MG 514、在MG 514下面延伸 的電荷捕獲層516、緊挨著MG 514的外側(cè)壁的側(cè)壁間隔件520以及位于SG512的頂面上方 的間隔件材料覆蓋層518。在一些實施例中，MG 514可以具有正方形或矩形形狀，但不是這 個實施例中示出的"L"形。諸如氧化物層、氮化物層、氮氧化硅（SiON)層或高k柵極介電 層的基底介電層504位于半導(dǎo)體襯底502的頂部上，并且可以有助于在后續(xù)的蝕刻步驟中 保護半導(dǎo)體主體。STI區(qū)域508設(shè)置在半導(dǎo)體襯底502內(nèi)。另外，諸如通過離子注入或摻雜 物向外擴散而在半導(dǎo)體襯底502內(nèi)形成源極/漏極區(qū)域506。SG 512的一部分（512a)和 隔離件材料覆蓋層518的一部分（518a)在半導(dǎo)體襯底502的一個區(qū)域上方延伸，以形成偽 結(jié)構(gòu)513。保護性的多晶硅覆蓋層522形成在半導(dǎo)體襯底502上方，從而覆蓋分柵式閃存單 元510a、510b和偽結(jié)構(gòu)513。
[0067] 圖6至圖7示出了與步驟406相應(yīng)的半導(dǎo)體主體600和700的橫截面圖。
[0068] 如通過半導(dǎo)體主體600所示的那樣，在半導(dǎo)體襯底502上方形成硬掩模602。硬掩 模602限定后續(xù)形成的第一偽結(jié)構(gòu)的形狀和寬度。如通過半導(dǎo)體主體700所示的那樣，蝕 刻偽結(jié)構(gòu)513以形成第一偽結(jié)構(gòu)702,第一偽結(jié)構(gòu)702是在利用硬掩模602進行蝕刻工藝 之后偽結(jié)構(gòu)513的剩余物。第一偽結(jié)構(gòu)702包括多晶硅層702a上面的介電層702b (例如， SiON)。在多個實施例中，可以使用干蝕刻劑（例如，RIE蝕刻、等離子體蝕刻等）或濕蝕刻 劑（例如，氫氟酸）來蝕刻偽結(jié)構(gòu)513。
[0069] 圖8示出了與步驟408相應(yīng)的半導(dǎo)體主體800的橫截面圖。如半導(dǎo)體主體800中 所示出的那樣，HV介電層802a和802b形成在半導(dǎo)體襯底502的外圍區(qū)域502b上方。在 一些實施例中，通過選擇性地圖案化和蝕刻HT0 (高溫氧化物）層來形成HV介電層802a和 802b，該HT0層是通過在爐氧化工藝中令襯底暴露在高溫（例如，大約1000°C )中而形成 的。在一些實施例中，執(zhí)行濕蝕刻工藝以限定HV介電層802a和802b的位置，而在其他實 施例中可以使用干蝕刻工藝。HV介電層802a和802b的厚度在大約80A和200A之間，在 一些實施例中為大約1
[0070] 圖9示出了與步驟410相應(yīng)的半導(dǎo)體主體900的橫截面圖。如半導(dǎo)體主體900中 所示的那樣，高k介電層902、蝕刻停止層（ESL)903、犧牲多晶硅層904和硬掩模層906設(shè) 置在半導(dǎo)體襯底502上方。在一些實施例中，高k介電層包括HfO (氧化鉿）、HfSiO (氧化 硅鉿）、HfA10 (氧化鋁鉿）或HfTaO (氧化鉭鉿）。ESL通常是金屬層，該ESL在工藝的后續(xù) 階段中的多晶硅蝕刻工藝期間充當(dāng)停止層。另外，掩模層910限定在之后的步驟中被蝕刻 的區(qū)域。在一些實施例中，可使用汽相沉積技術(shù)（例如，PVD、CVD、PE-CVD等）形成高k介 電層902、ESL 903、犧牲多晶硅層904和硬掩模層906。
[0071] 圖10至圖13示出了與步驟412相應(yīng)的半導(dǎo)體主圖1000、1100和1200的橫截面 圖。
[0072] 如半導(dǎo)體主體1000中所示的那樣，選擇性地蝕刻硬掩模層906。在一些實施例中， 可使用光刻工藝蝕刻硬掩模層906。例如，使用第一光掩模1002來圖案化第一光刻膠層 1001，隨后在蝕刻工藝中使用第一光刻膠層1001來圖案化下面的各層。在多個實施例中， 可使用干蝕刻劑或濕蝕刻劑選擇性地蝕刻硬掩模層906。
[0073] 如半導(dǎo)體主圖1100中所示的那樣，選擇性地蝕刻硬掩模層906以形成部分柵極堆 疊件906'，并且從邊界區(qū)域502c中去除部分犧牲多晶硅層904。在一些實施例中，從邊界 區(qū)域502c中去除犧牲多晶硅層904來形成有角度的表面，這使得在之后的蝕刻步驟中容易 去除HKMG殘留物。在一些實施例中，第二光刻膠層1101和第二光掩模1102被用來限定用 于蝕刻工藝的區(qū)域。在其他的實施例中，圖案化的硬掩模層906'可被用來圖案化下面的犧 牲多晶硅層904。在多個實施例中，使用干蝕刻劑或濕蝕刻劑選擇性地蝕刻犧牲多晶硅層 904〇
[0074] 如通過半導(dǎo)體主體1200所示的那樣，根據(jù)第二光掩模1102 (圖11中示出）圖案 化HKMG器件層以形成第二偽結(jié)構(gòu)1204、HV HKMG晶體管1206和通用的HKMG晶體管1208。 每個HKMG晶體管均包括圖案化的高k介電層902'、圖案化的蝕刻停止層903'、圖案化的犧 牲多晶硅層904'和圖案化的硬掩模層906'。在這次蝕刻步驟中將HKMG殘留物從邊界區(qū)域 502c中去除，并且在位于邊界區(qū)域502c中的STI區(qū)域508中形成小凹槽1202。凹槽的深 度1202在大約〇農(nóng)和大約200灰之間。第一偽結(jié)構(gòu)的有角度的側(cè)壁和這次蝕刻步驟取消 了使用額外的邊界切割工藝，并且由此有助于降低工藝成本。
[0075] 圖13示出了與步驟414相應(yīng)的半導(dǎo)體主體1300的橫截面圖。如通過半導(dǎo)體主體 1300所示的那樣，從存儲器區(qū)域502a去除保護性多晶硅覆蓋件522,在外圍區(qū)域502b中 形成源極/漏極區(qū)域1302a (例如，通過n型注入）和1302b (例如，通過p型注入），在HKMG 疊件的任意一側(cè)上形成側(cè)壁間隔件1305a和1305b，圍繞著分柵式存儲器件和HKMG疊件形 成介電層1304,在源極/漏極區(qū)域上方形成硅化物層1306,并且形成CESL層1308以包圍 分柵式存儲器件、偽結(jié)構(gòu)和HKMG疊件。
[0076] 圖14示出了與步驟416相應(yīng)的半導(dǎo)體主體1400的橫截面圖。如通過半導(dǎo)體主體 1400所示的那樣，沿著水平面1402執(zhí)行第一化學(xué)機械拋光（CMP)工藝。