超級結(jié)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種超級結(jié);本發(fā)明還涉及一種超級結(jié)的制造方法。
【背景技術(shù)】
[0002]超級結(jié)為由形成于半導(dǎo)體襯底中的交替排列的P型薄層和N型薄層組成，現(xiàn)有超級結(jié)的作業(yè)方法為兩種:第一種為多次外延搭配多次離子注入，然后通過一次推進(jìn)(Dri vein)的方法將多次注入的P型阱(well)連成一個P型柱即P型薄層，它可以通過離子注入的濃度調(diào)控電磁干擾性能(EMI)的改善。
[0003]另一種做法是先生長一層或多層外延，通過挖溝槽的方法將需要填充P型柱的溝槽(Trench)—次挖空，然后一次填入P型外延形成P型柱。如圖1所示，是現(xiàn)有溝槽型超級結(jié)的結(jié)構(gòu)示意圖；首先是在一半導(dǎo)體襯底如硅襯底表面生長N型外延層101，之后在N型外延層101的選定區(qū)域中形成N型摻雜的JFET區(qū)102和體區(qū)103，體區(qū)103—般采用P阱工藝形成;之后形成硬質(zhì)掩膜層104，采用光刻工藝打開溝槽形成區(qū)域，之后對溝槽形成區(qū)域的N型外延層101進(jìn)行刻蝕形成溝槽105，圖1中僅顯示了一個溝槽，實(shí)際上溝槽105具有多個并平行排列。之后在溝槽105中填充P型外延層106，P型外延層106即為P型薄層或稱為P型柱，溝槽105之間的N型外延層101組成N型薄層。這種方法形成的超級結(jié)所帶來的缺點(diǎn)是會使器件開關(guān)速度具有較快的值，從而使電磁干擾性能(EMI)性能較弱。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種超級結(jié)，能降低超級結(jié)形成的器件的開關(guān)速度、減少對外電磁干擾。為此，本發(fā)明還提供一種超級結(jié)的制造方法。
[0005]為解決上述技術(shù)問題，本發(fā)明提供的超級結(jié)由2層以上的超級結(jié)子層疊加形成，各所述超級結(jié)子層形成于對應(yīng)的N型外延子層中且分別由P型子薄層和N型子薄層橫向交替排列組成。
[0006]各所述超級結(jié)子層對應(yīng)的N型外延子層中形成有子溝槽，各所述超級結(jié)子層的所述P型子薄層由填充所述子溝槽中P型外延子層組成，各所述超級結(jié)子層的所述N型子薄層由各所述子溝槽之間的N型外延子層組成。
[0007]各所述超級結(jié)子層的子溝槽在縱向上都對準(zhǔn)，各所述超級結(jié)子層的P型子薄層縱向疊加形成P型薄層，各所述超級結(jié)子層的N型子薄層縱向疊加形成N型薄層，由所述P型薄層和所述N型薄層橫向交替排列組成所述超級結(jié)。
[0008]利用各所述超級結(jié)子層之間N型外延子層的摻雜濃度和厚度、所述子溝槽的深度和所述P型外延子層的摻雜濃度都是單獨(dú)分開設(shè)置的特征，使得各所述超級結(jié)子層之間的耗盡層寬度具有層次結(jié)構(gòu)并用于提高所述超級結(jié)的完全反偏的時間、降低開關(guān)速度，從而降低超級結(jié)器件的對外電磁干擾性能。
[0009]進(jìn)一步的改進(jìn)是，在縱向上，各所述超級結(jié)子層的所述子溝槽的深度小于等于所述N型外延子層的厚度，相鄰兩層的所述P型子薄層之間相接觸或者隔離有所述N型外延子層。
[0010]進(jìn)一步的改進(jìn)是，各所述超級結(jié)子層的所述子溝槽具有相同的寬度且采用相同的光刻掩膜版定義。
[0011]進(jìn)一步的改進(jìn)是，各所述超級結(jié)子層的所述子溝槽的寬度所能達(dá)到的最小值由所述子溝槽的深度和刻蝕工藝確定，在刻蝕工藝保持一定時，通過減少所述子溝槽的深度使所述子溝槽的寬度減少，從而降低所述超級結(jié)的N型薄層和P型薄層的寬度，降低所述超級結(jié)的導(dǎo)通電阻。
[0012]進(jìn)一步的改進(jìn)是，最底層的所述超級結(jié)子層對應(yīng)的N型外延子層形成于N型區(qū)熔硅上。
[0013]進(jìn)一步的改進(jìn)是，在保證各所述超級結(jié)子層之間的耗盡層寬度呈階梯式結(jié)構(gòu)的條件下，以及保證所述N型薄層和所述P型薄層的電荷平衡的條件下，各所述超級結(jié)子層之間N型外延子層的摻雜濃度和厚度、所述子溝槽的深度和所述P型外延子層的摻雜濃度根據(jù)實(shí)際需求進(jìn)行設(shè)置。
[0014]進(jìn)一步的改進(jìn)是，所述超級結(jié)應(yīng)用于超級結(jié)MOSFET器件中，所述超級結(jié)MOSFET器件的P型摻雜的體區(qū)形成于各所述P型薄層的頂部并延伸到相鄰的所述N型薄層中；在所述體區(qū)的表面形成有柵介質(zhì)層和多晶硅柵，所述柵介質(zhì)層和所述多晶硅柵還延伸到所述體區(qū)外的所述N型薄層表面，被所述多晶硅柵覆蓋的所述體區(qū)表面用于形成溝道，源區(qū)由形成于所述體區(qū)中的N+區(qū)組成，漏區(qū)由形成于所述超級結(jié)背面的N+區(qū)組成。
[0015]進(jìn)一步的改進(jìn)是，在所述多晶硅柵所覆蓋的所述N型薄層表面形成有N型摻雜的JFET 區(qū)。
[0016]進(jìn)一步的改進(jìn)是，各所述超級結(jié)子層之間的耗盡層寬度的層次結(jié)構(gòu)為階梯式層次結(jié)構(gòu)。
[0017]為解決上述技術(shù)問題，本發(fā)明提供的超級結(jié)的制造方法包括如下步驟:
[0018]步驟一、形成N型外延子層。
[0019]步驟二、采用光刻刻蝕工藝在所述N型外延子層中形成多個子溝槽。
[0020]步驟三、采用外延生長中在各所述子溝槽中填充P型外延子層，由各所述子溝槽中所述P型外延子層組成的P型子薄層、由各所述子溝槽之間的所述N型外延子層組成N型子薄層，由所述P型子薄層和所述N型子薄層交替排列組成所述超級結(jié)子層。
[0021]步驟四、重復(fù)I次以上的步驟一至三，在所述超級結(jié)子層上再形成I層以上的超級結(jié)子層，最終得到由2層以上的超級結(jié)子層疊加形成超級結(jié)。
[0022]各所述超級結(jié)子層的子溝槽在縱向上都對準(zhǔn)，各所述超級結(jié)子層的P型子薄層縱向疊加形成P型薄層，各所述超級結(jié)子層的N型子薄層縱向疊加形成N型薄層，由所述P型薄層和所述N型薄層橫向交替排列組成所述超級結(jié)。
[0023]利用各所述超級結(jié)子層之間N型外延子層的摻雜濃度和厚度、所述子溝槽的深度和所述P型外延子層的摻雜濃度都是單獨(dú)分開設(shè)置的特征，使得各所述超級結(jié)子層之間的耗盡層寬度具有層次結(jié)構(gòu)并用于提高所述超級結(jié)的完全反偏的時間、降低開關(guān)速度，從而降低超級結(jié)器件的對外電磁干擾性能。
[0024]進(jìn)一步的改進(jìn)是，在縱向上，各所述超級結(jié)子層的所述子溝槽的深度小于等于所述N型外延子層的厚度，相鄰兩層的所述P型子薄層之間相接觸或者隔離有所述N型外延子層。
[0025]進(jìn)一步的改進(jìn)是，各所述超級結(jié)子層的所述子溝槽具有相同的寬度且采用相同的光刻掩膜版定義。
[0026]進(jìn)一步的改進(jìn)是，各所述超級結(jié)子層的所述子溝槽的寬度所能達(dá)到的最小值由所述子溝槽的深度和刻蝕工藝確定，在刻蝕工藝保持一定時，通過減少所述子溝槽的深度使所述子溝槽的寬度減少，從而降低所述超級結(jié)的N型薄層和P型薄層的寬度，降低所述超級結(jié)的導(dǎo)通電阻。
[0027]進(jìn)一步的改進(jìn)是，最底層的所述超級結(jié)子層對應(yīng)的N型外延子層形成于N型區(qū)熔硅上。
[0028]進(jìn)一步的改進(jìn)是，在保證各所述超級結(jié)子層之間的耗盡層寬度呈階梯式結(jié)構(gòu)的條件下，以及保證所述N型薄層和所述P型薄層的電荷平衡的條件下，各所述超級結(jié)子層之間N型外延子層的摻雜濃度和厚度、所述子溝槽的深度和所述P型外延子層的摻雜濃度根據(jù)實(shí)際需求進(jìn)行設(shè)置。
[0029]進(jìn)一步的改進(jìn)是，步驟二中形成所述子溝槽包括如下分步驟:
[0030]步驟21、在所述N型外延子層表面形成硬質(zhì)掩模層。
[0031]步驟22、在所述硬質(zhì)掩模層表面涂布光刻膠，進(jìn)行光刻工藝將所述子溝槽形成區(qū)域打開。
[0032]步驟23、以所述光刻膠為掩模對所述硬質(zhì)掩模層進(jìn)行刻蝕，該刻蝕工藝將所述子溝槽形成區(qū)域的所述硬質(zhì)掩模層去除、所述子溝槽外的所述硬質(zhì)掩模層保留。
[0033]步驟24、去除所述光刻膠，以所述硬質(zhì)掩模層為掩模對所述N型外延子層進(jìn)行刻蝕形成所述子溝槽。
[0034]步驟三中采用選擇性外延生長工藝在各所述子溝槽中填充所述P型外延子層;之后去除所述硬質(zhì)掩模層；之后再采用化學(xué)機(jī)械研磨工藝對所述超