一種多通道低電容瞬態(tài)電壓抑制器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及半導(dǎo)體微電子技術(shù)領(lǐng)域，具體地說，本實用新型涉及半導(dǎo)體器件和集成電路以及半導(dǎo)體器件和電路的制造方法。
【背景技術(shù)】
[0002]瞬態(tài)電壓抑制器即TVS--Transient Voltage Suppressor，是目前普遍使用的一種高效能電路保護器件，其外形與普通二極管無異，但因特殊的結(jié)構(gòu)和工藝設(shè)計，使其能夠吸收高達數(shù)千瓦的浪涌功率。TVS的工作機理是在反向應(yīng)用條件下，當(dāng)承受一個高能量的大脈沖時，其工作阻抗會快速降至極低的導(dǎo)通值，從而允許大電流通過，同時把電壓嵌制在預(yù)定水平，一般的響應(yīng)時間僅為10_12秒，因此可以有效地保護電子線路中的精密元器件免受各種浪涌脈沖的損壞。
[0003]傳統(tǒng)的TVS 二極管基本都是穩(wěn)壓管類型的，制造工藝也比較簡單，一般是在P+襯底/N+襯底上通過異型摻雜直接形成PN結(jié)。這種傳統(tǒng)的TVS 二極管主要應(yīng)用在消費類電子產(chǎn)品中的數(shù)據(jù)端口，如鍵盤、側(cè)鍵和電源線等，這是由于此類端口速度較慢，對TVS 二極管的電容要求不高，一般在20pF以上。但對于視頻線路的保護，傳統(tǒng)的TVS 二極管就不能滿足使用要求了。這是因為視頻數(shù)據(jù)線具有極高的數(shù)據(jù)傳輸率，(其數(shù)據(jù)傳輸率高達480M工業(yè)自動化網(wǎng)，有的視頻數(shù)據(jù)傳輸率達到IG以上)，要求TVS管具有極低的電容，一般情況下小于1.0pF,同時對ESD能力要求極高，不能低于12kV，因此，必須要開發(fā)一種新型的單通道低電容TVS器件，在保證低電容的同時具有較高的ESD能力，一方面滿足靜電防護的要求，另一方面滿足對數(shù)據(jù)傳輸完整性的要求。
[0004]如圖1所示，目前市場上的多通道低電容的TVS器件通常是由將多組串聯(lián)的兩個低電容二極管9，10與一個傳統(tǒng)穩(wěn)壓型TVS 二極管11并聯(lián)組合形成，TVS 二極管的一端作為電源電極，另一端作為地電極。分別將每組兩個低電容二極管的連接處引出作為輸入輸出電極1/01，，I/On。本文中與電源電極連接的二極管9也稱為上整流二極管，與地電極連接的低電容二極管10稱為下整流二極管。圖1所示的TVS器件的正、反向特性仍然相當(dāng)于一個普通二極管，但組合線路的電容值卻大大低于相同電壓下的單個TVS管的電容值。對于一組串聯(lián)的兩個低電容二極管，用(:9和C 1(|分別表示上整流二極管9和下整流二極管10的電容值，其值較小，Ctvs表示TVS 二極管11的電容值，其值要比前兩者電容值C 9和C 1(|大一個數(shù)量級，所以上整流二極管9和TVS管11串聯(lián)后，總的串聯(lián)電容值基本等同于上整流二極管9的電容值，等效總電容約等于(:9與C 1(|之和。這樣，組合而成的多通道低電容TVS器件中每一通道的正、反向特性基本相當(dāng)于一個普通二極管；只要降低每一通道中二極管9和10的電容值(:9和C 1(|即可實現(xiàn)該TVS器件低電容。
[0005]由于硅集成工藝及成品率的原因，目前上述組合而成的多通道低電容TVS器件都是采用分立器件組合封裝的形式，即每組上、下整流二極管9、10和TVS管11分別通過不同版圖和工藝來實現(xiàn)，然后再通過封裝組合在一起。采用這種技術(shù)路線不僅制作成本較高，而且器件的性能和質(zhì)量還會因為連接導(dǎo)線材料等因素的引入而受到影響。因此需要一種能將多組上、下整流二極管9、10和TVS管11集成在同一芯片上的方法，能夠以低成本得到高性能的低電容瞬態(tài)電壓抑制器件。
[0006]在半導(dǎo)體器件和集成電路加工工藝中，普遍采用通過形成特定濃度的P型摻雜區(qū)域和N型摻雜區(qū)域，并用高溫退火來改變P型摻雜區(qū)域和N型摻雜區(qū)域的結(jié)深從而制作出各種滿足不同功能和性能指標(biāo)要求的器件。例如，在一些功率型MOS晶體管的制造過程中，通常需要提供重摻雜襯底并在重摻雜襯底上外延生長外延層來形成具有所需參數(shù)的器件。對于這樣的半導(dǎo)體器件制備工藝，重摻雜襯底中雜質(zhì)原子在外延生長時會向外延層固態(tài)擴散以及外延生長時出現(xiàn)的氣相自摻雜，會影響摻雜離子在外延層以及外延層與襯底之間的過渡層中的濃度分布并進而影響器件的設(shè)計參數(shù)。為了克服這一問題，申請?zhí)枮镃N200610039599.5和CN200610161305.6的兩個中國專利公開了 MOS管用硅外延片的制造方法。采用這些方法在常規(guī)形成外延層之前引入了氣相腐蝕襯底表面以對襯底進行清潔減少雜質(zhì)濃度的步驟和在襯底表面生長純度外延層對襯底進行包覆的步驟，以得到理想的外延層和外延層與襯底之間的界面過渡區(qū)。這些方法雖然通過對襯底表面進行腐蝕在一定程度上減少了雜質(zhì)濃度，但是，一方面，增加了工藝步驟和控制難度，延長了制備時間并提高了制造成本，另一方面，氣相腐蝕反應(yīng)會在半導(dǎo)體器件制造過程中不可避免地引入新的雜質(zhì)。
[0007]為了避免出現(xiàn)上述問題，現(xiàn)有技術(shù)通常使用電阻率很高的P型襯底，例如電阻率為10?20 Ω.Cm。但使用高阻P型襯底制作的TVS 二極管與對TVS 二極管所要求的低阻抗相違背，并不能滿足使用要求。通常TVS 二極管的P型襯底摻雜濃度為約119cnT3量級，但是在電阻率如此低的P型襯底上，現(xiàn)有外延技術(shù)是無法批量加工TVS器件要求的輕摻雜外延層的。
[0008]因此，本實用新型需要提供一種可批量制作的高性能多通道低電容瞬態(tài)電壓抑制器件。
【實用新型內(nèi)容】
[0009]本實用新型要解決的技術(shù)問題是將如圖1所示的多組上、下整流二極管和TVS管分立器件集成在同一芯片上，從而提供一種集成的、獨立芯片的低電容瞬態(tài)電壓抑制器件，同時實現(xiàn)產(chǎn)品的低成本和高性能化。
[0010]為解決上述技術(shù)問題，實現(xiàn)所述低電容瞬態(tài)電壓抑制器，本實用新型采用的技術(shù)方案如下:
[0011]一種低電容瞬態(tài)電壓抑制器件，其自下而上依次包括:
[0012]第二導(dǎo)電類型自補償背封層；自補償背封工藝的制作方法可參見本申請人已授權(quán)的申請?zhí)枮镃N201420390642.2的專利。本領(lǐng)域技術(shù)人員可以理解，該自補償背封層在制作過程隨后的步驟中作為犧牲層將被去除，器件完成時該層將被背面金屬層取代。
[0013]第一導(dǎo)電類型重摻雜襯底；
[0014]第二導(dǎo)電類型埋層；
[0015]第二導(dǎo)電類型輕摻雜外延層；
[0016]第一導(dǎo)電類型隔離區(qū)；優(yōu)選的，該第一導(dǎo)電類型隔離區(qū)形成于第二導(dǎo)電類型輕摻雜外延層中并延伸至第一導(dǎo)電類型重摻雜襯底；
[0017]第一導(dǎo)電類型基區(qū)；
[0018]第二導(dǎo)電類型發(fā)射區(qū)；和
[0019]互連結(jié)構(gòu)。
[0020]具體地，根據(jù)本實用新型的一個方面，提供一種多通道低電容瞬態(tài)電壓抑制器件，其特征在于，該器件包括:
[0021]第一導(dǎo)電類型的半導(dǎo)體襯底，
[0022]形成在所述半導(dǎo)體襯底上的第二導(dǎo)電類型外延層，第二導(dǎo)電類型不同于第一導(dǎo)電類型，
[0023]形成在所述半導(dǎo)體襯底和所述外延層之間第二導(dǎo)電類型的至少一個埋層區(qū)，和
[0024]形成在所述外延層中并延伸至襯底的第一導(dǎo)電類型的隔離區(qū)，該隔離區(qū)將所述外延層隔離出多個外延區(qū)，
[0025]該器件進一步包括
[0026]TVS管，包括形成在隔離區(qū)中第一導(dǎo)電類型的基區(qū)和形成在該基區(qū)中的第二導(dǎo)電類型的發(fā)射區(qū)；
[0027]至少一個第一二極管，每一第一二極管包括形成在埋層區(qū)上外延區(qū)中的第二導(dǎo)電類型的擴散區(qū)、形成在該擴散區(qū)中第二導(dǎo)電類型的發(fā)射區(qū)，以及形成在所述埋層區(qū)上外延區(qū)中的第一導(dǎo)電類型的基區(qū)；
[0028]至少一個第二二極管，每一第二二極管包括形成在隔離區(qū)中的第一導(dǎo)電類型的基區(qū)，以及形成在外延區(qū)中的第二導(dǎo)電類型的發(fā)射區(qū)，以及
[0029]形成在半導(dǎo)體襯底另一側(cè)上的第一電極，和形成在外延層表面上用于形成所述多通道低電容瞬態(tài)電壓抑制器件的金屬布線層。
[0030]優(yōu)選地，所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型；或所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
[0031]優(yōu)選地，所述金屬布線層包括將所述TVS管的發(fā)射區(qū)與所述至少一個第一二極管的每一發(fā)射區(qū)電連接的金屬布線，以及將所述至少一個第二二極管的發(fā)射區(qū)和與其對應(yīng)的第一二極管的基區(qū)電連接的至少一個其他金屬布線。
[0032]優(yōu)選地，該器件包括至少一個第一二極管，與第一二極管相同數(shù)量的第二二極管以及從連接所述TVS管發(fā)射區(qū)的金屬布線引出的電源電極和從所述其他金屬布線層引出的至少一個輸入輸出電極。
[0033]優(yōu)選地，所述半導(dǎo)體襯底的電阻率約為0.001?0.02 Ω.cm。
[0034]優(yōu)選地，所述外延層的電阻率大于5.5 Ω.cm，厚度大于7.5μηι。
[0035]優(yōu)選地，隔離區(qū)的摻雜濃度為119CnT3量級，所述擴散區(qū)的摻雜濃度為1.0 X 118?9.9X10 19cm_3。
[0036]優(yōu)選地，其特征在于，所述發(fā)射區(qū)的摻雜濃度為8.0X 119?2.0X10 2°cm_3。
[0037]優(yōu)選地，所述每一第一二極管和所述每一第二二極管的電容分別小于所述TVS管的電容。
[0038]本實用新型的有益效果:
[0039]使用自補償背封層工藝，為選用重摻雜襯底批量制作具有特殊功能要求的半導(dǎo)體器件提供了可能性，并可顯著提高重摻雜襯底生長反型輕摻雜外延層的質(zhì)量和效率。例如，制作單通道低電容瞬態(tài)抑制器件時，使用本實用新型的技術(shù)方法，可選用電阻率為0.0Ol?0.02 Ω ^cm的重摻雜P型襯底，在常壓外延設(shè)備中仍可滿爐進行生產(chǎn)，由此提高了生產(chǎn)效率，降低了器件的制造成本。
[0040]本實用新型將多組上整流二極管、下整流二極管以及TVS管集成在同一 P++半導(dǎo)體襯底上，有利于實現(xiàn)產(chǎn)品的低成本和高性能，并可有效節(jié)省器件的占地空間。
[0041]此外，根據(jù)本實用新型的器件結(jié)構(gòu)，通過將P+隔離區(qū)延伸至與P++半導(dǎo)體襯底接觸，可以將P++半導(dǎo)體襯底作為接地電極GND，而不必將地電極從正面引出。這樣不僅有利于減小芯片尺寸，還能使器件結(jié)構(gòu)適用于多種不同的封裝形式。另外，將P++半導(dǎo)體襯底直接作為接地GND電極引出，封裝時可以減少至少I根鍵合金絲，能夠大幅度地降低制作成本。
【附圖說明】
[0042]圖1為一種