半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種電路板封裝結(jié)構(gòu)，特別是一種半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)及其制作方法，其可應(yīng)用于半導(dǎo)體芯片，尤其是電容式指紋傳感器、CMOS圖像傳感器(CIS)等傳感器芯片的封裝。
【背景技術(shù)】
[0002]目前，引線(xiàn)鍵合技術(shù)普遍被應(yīng)用于電容式傳感器或CIS芯片的封裝過(guò)程中。例如，現(xiàn)有電容式傳感器IC/CIS封裝通常采用引線(xiàn)鍵合技術(shù)實(shí)現(xiàn)芯片上觸盤(pán)與封裝內(nèi)部走線(xiàn)之間的互連。然則，這些技術(shù)都存在不足之處。
[0003]即以圖1所示的封裝結(jié)構(gòu)為例，其至少具有如下不足:
[0004]1、引線(xiàn)鍵合技術(shù)為基于單芯片的線(xiàn)鍵合連接，且針對(duì)單芯片上多I/O pad(I/0焊盤(pán))數(shù)的多線(xiàn)鍵合是非同步的，工藝速度慢。
[0005]2、線(xiàn)與線(xiàn)的鍵合結(jié)合技術(shù)在芯片上形成了相當(dāng)?shù)母叨?。在指紋傳感器芯片被封裝后，這將導(dǎo)致指紋與芯片之間存在相當(dāng)遠(yuǎn)的距離，從而嚴(yán)重影響傳感器的靈敏度。
[0006]3、采用線(xiàn)結(jié)合技術(shù)及芯片置于載板上的技術(shù)，最終形成的封裝結(jié)構(gòu)的厚度較大。
[0007]4、這種封裝形式的成本高。
【實(shí)用新型內(nèi)容】
[0008]本實(shí)用新型的主要目的在于提供一種改良的半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)，以克服現(xiàn)有技術(shù)中的不足。
[0009]為實(shí)現(xiàn)前述實(shí)用新型目的，本實(shí)用新型采用的技術(shù)方案包括:
[0010]在本實(shí)用新型的一實(shí)施例中，一種半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)包括:
[0011]電路板；
[0012]設(shè)于所述電路板內(nèi)的、用以容置半導(dǎo)體芯片的開(kāi)口或空腔，
[0013]分別設(shè)置于所述電路板的第一表面和第二表面的第一線(xiàn)路層和第二線(xiàn)路層，且所述第一線(xiàn)路層和第二線(xiàn)路層經(jīng)貫穿所述電路板的導(dǎo)電通路電連接，所述第一線(xiàn)路層表面與第二線(xiàn)路層表面分別對(duì)應(yīng)所述電路板的最高表面和最低表面；
[0014]設(shè)置于所述開(kāi)口或空腔內(nèi)的半導(dǎo)體芯片，所述芯片經(jīng)第二線(xiàn)路與第一線(xiàn)路層電連接，且所述芯片的I/o焊盤(pán)(I/O pad)表面至少自所述第二線(xiàn)路層表面露出，并與所述第二線(xiàn)路層表面或所述電路板的最低表面處于同一平面；
[0015]封裝材料，用以覆蓋所述電路板的第一表面、第一線(xiàn)路層及填充所述開(kāi)口或空腔內(nèi)未被所述芯片占據(jù)的空間。
[0016]作為較為優(yōu)選的實(shí)施方案之一，所述電路板的第一表面上還設(shè)置有模塊對(duì)位標(biāo)識(shí)，至少用于輔助所述芯片精準(zhǔn)放置。
[0017]作為較為優(yōu)選的實(shí)施方案之一，所述第一線(xiàn)路層包含所述模塊對(duì)位標(biāo)識(shí)。
[0018]進(jìn)一步的，部分或全部的所述模塊對(duì)位標(biāo)識(shí)能夠作為連接線(xiàn)路及提供導(dǎo)電功能。
[0019]作為較為優(yōu)選的實(shí)施方案之一，所述開(kāi)口或空腔在豎直方向上的最高表面和最低表面分別為所述電路板的最高表面或所述第一線(xiàn)路層表面和所述電路板的最低表面或所述第二線(xiàn)路層表面，而所述開(kāi)口或空腔在水平方向上的邊界為所述電路板在第一表面和第二表面之間的開(kāi)口或空腔之側(cè)壁，同時(shí)所述開(kāi)口或空腔包括第一空間、第二空間和第三空間，其中所述第一空間分布在所述電路板的第一表面和第二表面之間，所述第二空間分布在所述電路板的第一表面與所述第一線(xiàn)路層表面之間，所述第三空間分布在所述電路板的第二表面與所述第二線(xiàn)路層表面之間。
[0020]進(jìn)一步的，所述第一空間的側(cè)壁為所述電路板第一表面和第二表面之間的電路板連續(xù)截面，而所述第二空間和第三空間無(wú)側(cè)壁。
[0021]進(jìn)一步的，所述半導(dǎo)體芯片為傳感器芯片，所述傳感器芯片的傳感面和I/O焊盤(pán)表面與所述第二線(xiàn)路層表面或所述電路板的最低表面共平面。
[0022]進(jìn)一步的，所述封裝材料還可延伸至覆蓋電路板的第二表面。
[0023]進(jìn)一步的，所述半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)還包括第三線(xiàn)路層，設(shè)置在封裝材料上，并經(jīng)貫穿封裝材料的導(dǎo)電通路與第一線(xiàn)路層電連接。
[0024]作為較為優(yōu)選的實(shí)施方案之一，所述半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)還包括焊接掩膜，用以覆蓋所述電路板的第二表面以及所述第二、第三線(xiàn)路層和封裝材料，但所述芯片的傳感面自覆蓋所述第二線(xiàn)路層的焊接掩膜中露出。
[0025]作為較為優(yōu)選的實(shí)施方案之一，所述半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)還包括保護(hù)層，其至少連續(xù)掩蓋所述傳感器芯片的傳感面，或至少連續(xù)掩蓋所述電路板第二表面的焊接掩膜及所述傳感器芯片的傳感面。
[0026]進(jìn)一步的，所述半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)還包括焊點(diǎn)陣列，其設(shè)置在覆蓋所述第三線(xiàn)路層和封裝材料表面的焊接掩膜開(kāi)口中并與所述第三線(xiàn)路層電連接，所述焊點(diǎn)陣列包括球柵陣列或觸點(diǎn)陣列。
[0027]在本實(shí)用新型的一實(shí)施例中，還提供了一種半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)的制作方法，其包括:
[0028](I)提供電路板，所述電路板的第一表面和第二表面分別設(shè)置有第一線(xiàn)路層和第二線(xiàn)路層，所述第一線(xiàn)路層和第二線(xiàn)路層經(jīng)貫穿所述電路板的導(dǎo)電通路電連接，且所述電路板上設(shè)置有用于容置半導(dǎo)體芯片的開(kāi)口或空腔；
[0029](2)在所述第二線(xiàn)路層表面上貼附粘接膜，并將所述芯片倒置入所述開(kāi)口或空腔，且使所述芯片的傳感面與粘接膜粘接固定；
[0030](3)至少在所述電路板的第一表面、所述第一線(xiàn)路層表面及所述開(kāi)口或空腔上施加封裝材料，使所述電路板的第一表面、所述第一線(xiàn)路層被封裝材料覆蓋，以及使所述開(kāi)口或空腔被封裝材料及所述芯片完全填充；
[0031](4)去除所述粘接膜，并在所述第二線(xiàn)路層表面上設(shè)置重布線(xiàn)，從而將傳感器芯片與第二線(xiàn)路層電連接，以及在所述封裝材料上形成第三線(xiàn)路層，并使第三線(xiàn)路層與第一線(xiàn)路層電連接；
[0032](5)在步驟(4)所獲器件的兩側(cè)表面上設(shè)置焊接掩膜，但使所述芯片的傳感面自覆蓋所述電路板第二表面及第二線(xiàn)路層表面的焊接掩膜中露出，以及在覆蓋所述第三線(xiàn)路層和封裝材料表面的焊接掩膜開(kāi)口中設(shè)置焊點(diǎn)陣列，并使所述焊點(diǎn)陣列與第三線(xiàn)路層電連接;
[0033]作為較為優(yōu)選的實(shí)施方案之一，所述半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)的制作方法還可包括:
[0034](6)至少在所述芯片的傳感面上設(shè)置具有保護(hù)作用的掩蓋結(jié)構(gòu)。
[0035]進(jìn)一步的，所述掩蓋結(jié)構(gòu)可包括所述的保護(hù)層。
[0036]作為較佳實(shí)施方案之一，所述掩蓋結(jié)構(gòu)還可包括覆設(shè)在所述保護(hù)層上的藍(lán)寶石玻璃。
[0037]作為較佳實(shí)施方案之一，所述掩蓋結(jié)構(gòu)還可包括紅外玻璃，其至少連續(xù)掩蓋所述電路板第二表面的焊接掩膜及所述傳感器芯片的傳感面，并且所述紅外玻璃與所述傳感器芯片的傳感面之間留有間隙，使透過(guò)所述紅外玻璃的光線(xiàn)能夠直接照射到所述傳感器芯片的傳感面上。
[0038]與現(xiàn)有技術(shù)相比，本實(shí)用新型至少具有如下優(yōu)點(diǎn):
[0039]1、該半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)具有高的生產(chǎn)效率和優(yōu)良性能，且成本低廉;
[0040]2、該半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)的制作過(guò)程是高生產(chǎn)速度的板級(jí)封裝過(guò)程，明顯優(yōu)于基于單芯片鍵合連線(xiàn)工藝的低效率生產(chǎn)過(guò)程；
[0041]3、該半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)中，指紋傳感器與芯片的表面之間的距離非常小，因而能有效提升傳感器的靈敏度；
[0042]4、利用該半導(dǎo)體芯片的包埋式板級(jí)封裝結(jié)構(gòu)，可實(shí)現(xiàn)傳感器的小體積封裝。
【附圖說(shuō)明】
[0043]圖1是采用引線(xiàn)鍵合技術(shù)實(shí)現(xiàn)的傳感器芯片封裝結(jié)構(gòu)的示意圖；
[0044]圖2是本實(shí)用新型一實(shí)施例中具有第一線(xiàn)路層，開(kāi)口或空腔以及線(xiàn)路板的襯底的俯視圖；
[0045]圖3a是本實(shí)用新型一實(shí)施例中一種具有第一線(xiàn)路層，開(kāi)口或空腔以及線(xiàn)路板的襯底的橫向剖視圖；
[0046]圖3b是本實(shí)用新型另一實(shí)施例中一種具有第一線(xiàn)路層，開(kāi)口或空腔以及線(xiàn)路板的襯底的橫向剖視圖；
[0047]圖4a是本實(shí)用新型一實(shí)施例中一種具有第一線(xiàn)路層，開(kāi)口或空腔以及線(xiàn)路板的襯底的縱向剖視圖；
[0048]圖4b是本實(shí)用新型另一實(shí)施例中一種具有第一線(xiàn)路層，開(kāi)口或空腔以及線(xiàn)路板的襯底的縱向剖視圖；
[0049]圖5a-圖5b是本實(shí)用新型一實(shí)施例中傳感器芯片以