一種高壓超結mosfet結構的制作方法
【技術領域】
[0001]本實用新型屬于半導體器件領域，涉及一種高壓超結MOSFET結構。
【背景技術】
[0002]VDM0SFET(高壓功率M0SFET)可以通過減薄漏端漂移區(qū)的厚度來減小導通電阻，然而，減薄漏端漂移區(qū)的厚度就會降低器件的擊穿電壓，因此在VDM0SFET中，提高器件的擊穿電壓和減小器件的導通電阻是一對矛盾，超結MOSFET采用新的耐壓層結構，利用一系列的交替排列的P型和N型半導體薄層，在較低反向電壓下將P型N型區(qū)耗盡，實現(xiàn)電荷相互補償，從而使N型區(qū)在高摻雜濃度下實現(xiàn)高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET導通電阻的理論極限。
[0003]超結MOSFET具有導通損耗低，柵極電荷低，開關速度快，器件發(fā)熱小，能效高的優(yōu)點，產品可廣泛用于個人電腦、筆記本電腦、上網本或手機、照明(高壓氣體放電燈)產品以及電視機(液晶或等離子電視機)和游戲機等高端消費電子產品的電源或適配器。
[0004]請參閱圖1及圖2，分別顯示為常規(guī)的高壓超結MOSFET結構(以下簡稱HV-M0S)及低壓超結MOSFET結構(以下簡稱低壓LV-M0S)。如圖1所示，高壓超結MOSFET包括N型重摻雜襯底101、N型輕摻雜外延層102及形成于所述N型輕摻雜外延層102中的P柱103和P型體區(qū)104，所述N型輕摻雜外延層102表面形成有柵氧化層105及多晶硅柵極106。如圖2所示，低壓超結MOSFET包括形成于N型外延層中的多晶硅柱107及多晶硅柵極108。HV-MOS和LV-MOS都是在N型外延層上通過一定的工藝方式，形成一個縱向的溝槽結構，這樣可以在器件耐壓的同時，極大地降低導通電阻，提高器件性能。
[0005]但是高壓MOS管和低壓MOS管在器件結構和工藝方法上又有很多不同點:
[0006]I)器件橫向尺寸上，HV-MOS的原胞尺寸(pitch) —般在十幾微米，而LV-MOS的pitch 一般只有幾微米。在相同的芯片面積上，LV-MOS的原胞密度會比HV-MOS高出很多，所以低壓器件對于工藝特征尺寸和光刻對準精度等要求更高，難度更大。
[0007]2)器件縱向尺寸上，HV-MOS的N型外延層厚度和溝槽深度一般有幾十微米，而LV-MOS會在幾個微米。對于引入的這樣一個深槽結構，其深度越深，工藝難度越大，所以高壓器件更加依賴于溝槽的深度和工藝；
[0008]3)溝槽的實現(xiàn)工藝上，HV-MOS的P柱(Ppillar-trench)是由P型雜質構成的，在N型外延層上首先利用深槽刻蝕工藝直接挖出溝槽結構，然后外延生長P型雜質層。而LV-MOS的多晶硅柱是由二氧化硅層和多晶硅層構成的，在N型外延層中挖出溝槽，然后熱生長二氧化硅介質層，在進行多晶硅的淀積，形成所需的多晶硅柱。
[0009]對于超結M0SFET，耐壓主要由深槽結構的P柱來決定，但是工藝能力的限制，往往限制了繼續(xù)往高壓/超高壓方向的發(fā)展。
[0010]因此，提供一種高壓超結MOSFET結構，以進一步提升MOSFET器件耐壓能力實屬必要?！緦嵱眯滦蛢热荨?br>[0011]鑒于以上所述現(xiàn)有技術的缺點，本實用新型的目的在于提供一種高壓超結MOSFET結構，用于解決現(xiàn)有技術中高壓超結MOSFET結構的耐壓能力有待進一步提高的問題。
[0012]為實現(xiàn)上述目的及其他相關目的，本實用新型提供一種高壓超結MOSFET結構，包括至少一個晶體管單元，所述晶體管單元包括:
[0013]N型重摻雜襯底及形成于所述N型重摻雜襯底上的N型輕摻雜外延層；
[0014]所述N型輕摻雜外延層中形成有第一 P柱及第二 P柱；
[0015]所述第一 P柱及第二 P柱頂端分別連接有第一 P型體區(qū)及第二 P型體區(qū)，且所述第一 P型體區(qū)及第二 P型體區(qū)位于所述N型輕摻雜外延層內；
[0016]所述N型輕摻雜外延層表面形成有柵極結構；所述柵極結構位于所述第一 P柱及第二 P柱之間，且所述柵極結構兩端分別與所述第一 P型體區(qū)及第二 P型體區(qū)接觸；
[0017]其中:
[0018]所述第一 P柱及第二 P柱底端均連接有一 P島結構。
[0019]可選地，所述P島結構的寬度大于或等于所述第一 P柱或第二 P柱的寬度。
[0020]可選地，所述P島結構的厚度為I?3微米。
[0021]可選地，所述第一 P柱及第二 P柱的深度為30?60微米。
[0022]可選地，所述第一 P柱及第二 P柱為P型單晶硅。
[0023]可選地，所述第一 P型體區(qū)及第二 P型體區(qū)中均形成有N型重摻雜源區(qū)及P型重摻雜接觸區(qū)；所述N型重摻雜源區(qū)及P型重摻雜接觸區(qū)與器件表面的源極金屬層接觸；所述源極金屬層與所述柵極結構之間通過絕緣層隔離。
[0024]可選地，所述柵極結構包括形成于所述N型輕摻雜外延層表面的柵氧化層及形成于所述柵氧化層表面的多晶硅柵極。
[0025]如上所述，本實用新型的高壓超結MOSFET結構，具有以下有益效果:本實用新型的高壓超結MOSFET結構中，第一 P柱及第二 P柱底端均連接有一 P島結構，所述P島結構的存在一方面可以適當增加溝槽深度，另一方面，對于較深的溝槽，由于工藝條件的限制，溝槽底部往往更窄，摻雜量會更低，而通過在溝槽底部進行摻雜形成所述P島結構，可以優(yōu)化溝槽底部摻雜。以上兩方面的因素可以使得高壓超結MOSFET實現(xiàn)更高的耐壓能力。
【附圖說明】
[0026]圖1顯示為現(xiàn)有技術中高壓超結MOSFET的結構示意圖。
[0027]圖2顯示為現(xiàn)有技術中低壓超結MOSFET的結構示意圖。
[0028]圖3?圖4顯示為本實用新型的高壓超結MOSFET結構的示意圖。
[0029]圖5顯示為在所述N型輕摻雜外延層上部進行注入和擴散，形成第一、第二 P型體區(qū)的示意圖。
[0030]圖6顯示為進行刻蝕，在所述N型輕摻雜外延層中形成第一溝槽及第二溝槽的示意圖。
[0031]圖7顯示為在所述第一、第二溝槽底部分別形成一 P島結構的示意圖。
[0032]圖8顯示為在所述第一溝槽及第二溝槽中填充P型半導體層，形成第一 P柱及第二 P柱的示意圖。
[0033]圖9顯示為在所述N型輕摻雜外延層表面形成柵極結構的示意圖。
[0034]圖10顯示為形成絕緣層、接觸孔、P型重摻雜接觸區(qū)及源極金屬層的示意圖。
[0035]元件標號說明
[0036]101，201N型重摻雜襯底
[0037]102，202N型輕摻雜外延層
[0038]103P 柱
[0039]104P 型體區(qū)
[0040]105，207柵氧化層
[0041]106，108，208多晶硅柵極
[0042]107多晶硅柱
[0043]203第一 P 柱
[0044]204第二 P 柱
[0045]205第一 P型體區(qū)
[0046]206第二 P型體區(qū)
[0047]209P 島結構
[0048]210N型重摻雜源區(qū)
[0049]211P型重摻雜接觸區(qū)
[0050]212源極金屬層
[0051]213絕緣層
[0052]214第一溝槽
[0053]215第二溝槽
[0054]216接觸孔
【具體實施方式】
[0055]以下通過特定的具體實例說明本實用新型的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本實用新型的其他優(yōu)點與功效。本實用新型還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本實用新型的精神下進行各種修飾或改變。
[0056]請參閱圖3至圖10。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本實用新型的基本構想，遂圖式中僅顯示與本實用新型中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0057]實施例一
[0058]本實用新型提供一種尚壓超結MOSFET結構，請參閱圖3，顯不為該結構的不意圖，包括至少一個晶體管單元，所述晶體管單元包括:
[0059]N型重摻雜襯底201及形成于所述N型重摻雜襯底201上的N型輕摻雜外延層202 ；
[0060]所述N型輕摻雜外延層202中形成有第一 P柱203及第二 P柱204 ；
[0061]所述第一 P柱203及第二 P柱204頂端分別連接有第一 P型體區(qū)205及第二 P型體區(qū)206，且所述第一 P型體區(qū)205及第二 P型體區(qū)206位于所述N型輕摻雜外延層202內；
[0