Esd保護器件的制作方法
【技術領域】
[0001]本實用新型涉及從靜電放電保護電子電路的ESD保護器件。
【背景技術】
[0002]作為半導體裝置的一種，有ESD(Electro-Static_Discharge:靜電放電)保護器件。ESD保護器件從靜電等保護半導體1C等。在以移動體通信終端、數(shù)碼相機、筆記本型PC為代表的各種電子設備中，具備構成邏輯電路、存儲器電路等的半導體集成電路。這樣的半導體集成電路是由形成在半導體基板上的微細配線圖案構成的低電壓驅動電路，所以一般對于浪涌這樣的靜電放電較為脆弱。因此，為了從浪涌保護這樣的半導體集成電路，而使用ESD保護器件。在專利文獻1中，公開了一種能夠應對正向、反向的任意方向的浪涌的雙向的ESD保護電路。
[0003]專利文獻1:日本特開平5 - 268123號公報
[0004]另外，近年來存在許多運用了高頻技術的電子設備。在高頻區(qū)域中，傳輸路徑上所產生的ESR(等效串聯(lián)電阻)、ESL(等效串聯(lián)電感)以及寄生電容等左右電流的供給效率，成為能量損耗的原因。特別是，在高頻頻帶使用ESD保護電路的情況下，若ESL變大則鉗位電壓變高，所以存在無法從浪涌保護半導體集成電路這樣的問題。該問題在專利文獻1中沒能解決。
【實用新型內容】
[0005]因此，本實用新型的目的在于提供一種抑制ESL、并將鉗位電壓抑制得較低的ESD保護器件。
[0006]本實用新型所涉及的ESD保護器件的特征在于，具備:齊納二極管，其形成于半導體基板；第1電路，其形成于上述半導體基板，在上述第1電路中，第1 二極管以及第2 二極管以正向一致的方式串聯(lián)連接，并且上述第1電路與上述齊納二極管以正向一致的方式并聯(lián)連接；第2電路，其形成于上述半導體基板，在上述第2電路中，第3 二極管以及第4 二極管以正向一致的方式串聯(lián)連接，并且上述第2電路與上述齊納二極管以正向一致的方式并聯(lián)連接；第1輸入輸出電極，其與上述第1 二極管及上述第2 二極管的連接點連接，并且形成于上述半導體基板的表面；以及第2輸入輸出電極，其與上述第3 二極管及上述第4 二極管的連接點連接，并且形成于上述半導體基板的表面，上述第1 二極管以及上述第3 二極管形成于上述半導體基板的表面，上述第2 二極管以及上述第4 二極管形成在上述半導體基板的厚度方向上，俯視時，上述半導體基板具有長邊方向以及與上述長邊方向正交的短邊方向，上述第1輸入輸出電極以及上述第2輸入輸出電極分別形成在上述半導體基板的短邊方向的兩端部。
[0007]在該構成中，ESD保護器件的第1以及第2輸入輸出電極在半導體基板上形成于較近的位置，所以能夠縮短ESD保護器件的電流路徑。其結果是，能夠抑制ESL的產生，能夠避免鉗位電壓變高。
[0008]優(yōu)選上述ESD保護器件具備形成于上述半導體基板的表面的再配線層，上述再配線層包括:與上述半導體基板的表面對置的第1配線電極以及第2配線電極、使上述第1輸入輸出電極及上述第1配線電極的一部分導通的第1接觸孔、使上述第2輸入輸出電極及上述第2配線電極的一部分導通的第2接觸孔，俯視時，在上述再配線層形成有使上述第1配線電極以及上述第2配線電極的一部分露出的第1開口以及第2開口，上述第1開口以及上述第2開口分別形成在上述半導體基板的上述長邊方向的兩端部。
[0009]在該構成中，成為ESD保護器件的外部輸入輸出端子的第1開口以及第2開口被設置于半導體基板的長邊方向的兩端部，所以向基板安裝ESD保護器件變得容易。
[0010]優(yōu)選在上述半導體基板的面方向上，上述第1 二極管具有從上述第1輸入輸出電極起正向為相互相反方向的兩個二極管，在上述半導體基板的面方向上，上述第3 二極管具有從上述第2輸入輸出電極起正向為相互相反方向的兩個二極管。
[0011]在該構成中，若在兩個二極管中流動電流，則電流分別向相反方向流動，所以因電流流動而產生的磁場相互抵消。因此，電流路徑的電感變小，能夠實現(xiàn)更低ESL。
[0012]根據(jù)本實用新型，通過縮短ESD保護器件的電流路徑，能夠抑制ESL的產生，將鉗位電壓抑制得較低。
【附圖說明】
[0013]圖1是實施方式所涉及的ESD保護器件的主視剖面圖。
[0014]圖2是ESD保護器件的各層的俯視圖。
[0015]圖3是表示形成于Si基板的ESD保護電路的圖。
[0016]圖4是表示ESD保護電路的結構例的圖。
[0017]圖5是圖4所示的結構的Si基板的示意圖。
[0018]圖6A是表示實施方式所涉及的ESD保護器件的連接例的圖。
[0019]圖6B是表示實施方式所涉及的ESD保護器件的連接例的圖。
[0020]圖7是用于說明實施方式所涉及的ESD保護器件的動作原理的圖。
[0021]圖8是用于說明實施方式所涉及的ESD保護器件的動作原理的圖。
[0022]圖9是表示在實施方式所涉及的ESD保護電路中流動的電流路徑的圖。
[0023]圖10是表示為了與實施方式的對比，而將作為ESD保護電路的輸入輸出端的A1電極膜設置在Si基板的短邊附近的情況下的在ESD保護電路中流動的電流路徑的圖。
[0024]圖11是表示連接有ESD保護器件的信號線的通過特性的圖。
[0025]圖12是表示形成于Si基板的ESD保護電路的其它結構例的圖。
[0026]圖13A?圖13E是表示ESD保護器件的制造工序的圖。
[0027]圖14是表示ESD保護器件1的連接結構的圖。
【具體實施方式】
[0028]圖1是本實施方式所涉及的ESD保護器件1的主視剖面圖。圖2是ESD保護器件1的各層的俯視圖。ESD保護器件1是CSP(Chip Size Package:芯片尺寸封裝)類型的器件，在Si基板10上形成有包括多個樹脂層等的再配線層20。Si基板10是俯視時具有長邊以及短邊的矩形形狀，構成有包括二極管以及齊納二極管的ESD保護電路10A。Si基板10相當于本實用新型所涉及的半導體基板，但本實用新型所涉及的半導體基板并不限于Si基板，也可以是GaAs基板等。
[0029]圖3是表示形成于Si基板10的ESD保護電路10A的圖。圖4是表示ESD保護電路10A的結構例的圖。
[0030]如圖2所示，在Si基板10形成有元件形成區(qū)域，在這些各區(qū)域設置有A1電極膜
111、112、113、121、131。此處，A1 電極膜 111、112、113、121、131 的膜厚為 l.0ym 以下，圖案寬度的較窄的部分也為數(shù)μπι，所以形成使由A1電極膜111、112、113、121、131形成的電感成分減小的圖案布局對于減小整體的ESL有效。Α1電極膜111、112沿著Si基板10的短邊平行地設置。A1電極膜113與Si基板10的長邊平行地形成，并與A1電極膜111、112導通。在設置有這些A1電極膜111、112、113的區(qū)域的Si基板10的厚度方向上形成有齊納二極管Dz。此外，沿著長邊的方向相當于本實用新型所涉及的長邊方向，沿著短邊的方向相當于本實用新型所涉及的短邊方向。
[0031]A1電極膜121、131形成于Si基板10的短邊方向上的兩端部且長邊方向的幾乎中央部。更詳細而言，A1電極膜121、131是被A1電極膜111、112、113包圍的區(qū)域，并且形成為之間夾設A1電極膜113。A1電極膜121相當于本實用新型所涉及的第1輸入輸出電極，A1電極膜131相當于本實用新型所涉及的第2輸入輸出電極。在設置有A1電極膜121的區(qū)域的Si基板10的厚度方向上形成有二極管D2，在設置有A1電極膜131的區(qū)域的Si基板10的厚度方向上形成有二極管D4。
[0032]A1電極膜121、131是ESD保護電路10A的輸入輸出端。后面詳述，通過將A1電極膜121、131配置于Si基板10的短邊方向的兩端部，能夠減小A1電極膜121、131間、SPESD保護電路10A的輸入輸出端間的ESL以及ESR。特別是，通過減小ESL，能夠降低高頻頻帶下的ESD保護電路10A的鉗位電壓。這是因為:通過ESL變小，從而在ESD保護元件被輸入ESD時，至對各二極管施加ESD電壓為止的時間變短(1ns以下)，基于各二極管的ESD保護電路更早動作。
[0033]分別在A1電極膜111、121之間、A1電極膜112、121之間、A1電極膜111、131之間以及A1電極膜112、131之間形成有二極管形成區(qū)域141、142、143、144。此外，也可以沒有二極管形成區(qū)域141、142中的一方以及二極管形成區(qū)域143、144中的一方，但通過具備這些全部，能夠更加減小ESL。
[0034]分別在二極管形成區(qū)域141、142、143、144形成有對置的一對梳齒狀電極膜，在各區(qū)域形成有二極管Dla、Dlb(以下，總稱為二極管D1。)以及二極管D3a、D3b (以下，總稱為二極管D3。)。二極管形成區(qū)域141的梳齒狀電極