一種無(wú)焊球的芯片嵌入式封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種無(wú)焊球的芯片嵌入式封裝結(jié)構(gòu)，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著半導(dǎo)體硅工藝的發(fā)展，芯片的關(guān)鍵尺寸越來(lái)越小，為了降低成本，在進(jìn)行芯片制作時(shí)傾向于選擇較先進(jìn)的集成度更高的芯片制作工藝，這就使得芯片的尺寸越來(lái)越小，芯片表面的I/O密度也越來(lái)越高。但是，與此同時(shí)印刷電路板的制造工藝和表面貼裝技術(shù)并沒(méi)有很大的提升。對(duì)于這種I/o密度比較高的芯片，如若進(jìn)行圓片級(jí)封裝，為了確保待封裝芯片與印刷線路板能夠形成互連必須將高密度的I/o扇出為低密度的封裝引腳，亦即進(jìn)行圓片級(jí)芯片扇出封裝，如圖1所示，其待封裝芯片(1-1)通過(guò)基板(1-6)實(shí)現(xiàn)扇出連接。但隨著便攜式電子設(shè)備的進(jìn)一步發(fā)展，像移動(dòng)電話一類的電子裝置已從單一的通訊工具轉(zhuǎn)化為綜合多種特性的集成系統(tǒng)，成為有多種用途的精巧工具，現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)的不足日益凸顯，具體表現(xiàn)在:
[0003]1、現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)需要基板(1-6)實(shí)現(xiàn)扇出，而對(duì)于具有高引腳數(shù)的小芯片則需要多層基板(1-6)多次扇出才能與印刷線路板完成互連，不僅增加了不斷增長(zhǎng)的互連間距的失配概率和散熱困難，降低了產(chǎn)品的可靠性，而且基板(1-6)的存在使整個(gè)封裝結(jié)構(gòu)的厚度無(wú)法減小，一般現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)的體厚度在700?1500微米；
[0004]2、現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)需要基板(1-6)實(shí)現(xiàn)扇出，往往限制了具有不同功能的各種芯片的加入，不利于便攜式電子設(shè)備的集成發(fā)展。

【發(fā)明內(nèi)容】

[0005]本實(shí)用新型的目的在于克服當(dāng)前芯片封裝結(jié)構(gòu)的不足，提供一種減薄產(chǎn)品厚度、提高產(chǎn)品可靠性、實(shí)現(xiàn)多芯片封裝的無(wú)焊球的芯片嵌入式封裝結(jié)構(gòu)。
[0006]本實(shí)用新型的目的是這樣實(shí)現(xiàn)的:
[0007]本實(shí)用新型一種無(wú)焊球的芯片嵌入式封裝結(jié)構(gòu)，其包括上表面附有芯片電極及相應(yīng)電路布局的芯片單體，所述芯片單體的芯片本體的上表面覆蓋芯片表面鈍化層并開(kāi)設(shè)有芯片表面鈍化層開(kāi)口，芯片電極的上表面露出芯片表面鈍化層開(kāi)口，
[0008]還包括薄膜包封體，一個(gè)或一個(gè)以上所述芯片單體由背面嵌入薄膜包封體內(nèi)，在所述芯片單體的上表面和薄膜包封體的上表面覆蓋絕緣薄膜層I，并于所述芯片電極的上表面開(kāi)設(shè)絕緣薄膜層I開(kāi)口，在所述芯片表面鈍化層開(kāi)口內(nèi)填充先形成鎳層再形成金層的鎳/金層，
[0009]在絕緣薄膜層I的上表面形成再布線金屬層和絕緣薄膜層Π，所述再布線金屬層填充絕緣薄膜層I開(kāi)口，所述再布線金屬層通過(guò)鎳/金層與每一所述芯片電極實(shí)現(xiàn)電性連接，并選擇性地實(shí)現(xiàn)兩個(gè)以上關(guān)聯(lián)的所述芯片電極之間的電性連接，在再布線金屬層的最外層設(shè)有輸入/輸出端，所述絕緣薄膜層Π覆蓋再布線金屬層并露出輸入/輸出端，在所述輸入/輸出端處設(shè)置金屬凸塊，
[0010]所述薄膜包封體的背面設(shè)置硅基加強(qiáng)板，所述硅基加強(qiáng)板面向薄膜包封體的一面設(shè)置結(jié)合結(jié)構(gòu)。
[0011]進(jìn)一步地，所述結(jié)合結(jié)構(gòu)為復(fù)數(shù)個(gè)凸出或者凹陷于所述硅基加強(qiáng)板面向薄膜包封體的那面的紋理結(jié)構(gòu)。
[0012]可選地，所述結(jié)合結(jié)構(gòu)為棱狀結(jié)構(gòu)、點(diǎn)狀結(jié)構(gòu)、波紋狀結(jié)構(gòu)的一種或任意幾種的組入口 ο
[0013]進(jìn)一步地，所述金屬凸塊是依次形成銅層、鎳層、金層的銅/鎳/金凸塊。
[0014]可選地，所述再布線金屬層為單層或多層。
[0015]進(jìn)一步地，所述再布線金屬層的輸入/輸出端設(shè)置于芯片單體的垂直區(qū)域的外圍。
[0016]可選地，所述硅基加強(qiáng)板的厚度范圍為不大于200微米。
[0017]進(jìn)一步地，所述硅基加強(qiáng)板的厚度范圍為50?100微米。
[0018]進(jìn)一步地，所述絕緣薄膜層I開(kāi)口內(nèi)植入金屬柱，所述金屬柱連接再布線金屬層與鎳/金層。
[0019]進(jìn)一步地，所述絕緣薄膜層I開(kāi)口的尺寸不大于芯片表面鈍化層開(kāi)口的尺寸。
[0020]相比與現(xiàn)有方案，本實(shí)用新型的有益效果是:
[0021]1、本實(shí)用新型通過(guò)薄膜技術(shù)結(jié)合圓片級(jí)再布線金屬層技術(shù)和芯片倒裝技術(shù)實(shí)現(xiàn)單層或多層的扇出封裝結(jié)構(gòu)，以確保待封裝芯片尤其是高引腳數(shù)的小芯片或超小芯片與印刷線路板能夠?qū)崿F(xiàn)高密度的I/O扇出為低密度的封裝引腳，不需要焊球、基板、插入件或底部填充，減薄了整個(gè)封裝結(jié)構(gòu)；
[0022]2、本實(shí)用新型采用芯片封裝系統(tǒng)協(xié)同設(shè)計(jì)以及先進(jìn)的重組晶圓封裝技術(shù)和可靠的互連技術(shù)，實(shí)現(xiàn)了不同功能的多芯片封裝結(jié)構(gòu)，有利于便攜式電子設(shè)備的集成發(fā)展，同時(shí)實(shí)現(xiàn)了封裝結(jié)構(gòu)的小型化、薄型化和輕量化；
[0023]3、本實(shí)用新型運(yùn)用材料學(xué)，采用薄膜材料將待封裝芯片嵌入在其中，使待封裝芯片的前后左右四個(gè)面及背面均得到物理和電氣保護(hù)，防止外界干擾，提高了封裝產(chǎn)品的可靠性；
[0024]4、本實(shí)用新型利用薄膜貼膜技術(shù)代替現(xiàn)有的技術(shù)，降低了封裝工藝對(duì)設(shè)備的要求，同時(shí)薄膜背面設(shè)置有加強(qiáng)結(jié)構(gòu)的硅基加強(qiáng)板不僅進(jìn)一步加強(qiáng)了薄膜包封體的強(qiáng)度，減小了整個(gè)封裝結(jié)構(gòu)的翹曲度，而且加強(qiáng)了芯片單體的散熱性能，有助于提高封裝產(chǎn)品的可靠性。
【附圖說(shuō)明】
[0025]圖1為現(xiàn)有圓片級(jí)芯片扇出封裝結(jié)構(gòu)的剖面示意圖；
[0026]圖2Α為本實(shí)用新型一種無(wú)焊球的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例一的剖面示意圖；
[0027]圖2Β為圖2Α中薄膜包封體、芯片單體、焊球位置關(guān)系的正面示意圖；
[0028]圖2C為圖2Α的變形；
[0029]圖3Α為本實(shí)用新型一種無(wú)焊球的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例二的剖面示意圖；
[0030]圖3Β為圖3Α中薄膜包封體、芯片單體、焊球位置關(guān)系的正面示意圖；
[0031]圖中:
[0032]集成電路晶圓100
[0033]芯片單體10、芯片單體20
[0034]芯片本體11、芯片本體21
[0035]芯片電極13、芯片電極23
[0036]芯片表面鈍化層15、芯片表面鈍化層25
[0037]芯片表面鈍化層開(kāi)口 151、芯片表面鈍化層開(kāi)口 251
[0038]鎳/ 金層 17、27
[0039]薄膜包封體3
[0040]復(fù)數(shù)層再布線工藝層4[0041 ]再布線金屬層41
[0042]輸入/輸出端411
[0043]絕緣薄膜層151
[0044]絕緣薄膜層I開(kāi)口 511
[0045]絕緣薄膜層Π 52
[0046]連接件6。
【具體實(shí)施方式】
[0047]現(xiàn)在將在下文中參照附圖更加充分地描述本實(shí)用新型，在附圖中示出了本實(shí)用新型的示例性實(shí)施例，從而本公開(kāi)將本實(shí)用新型的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。然而，本實(shí)用新型可以以許多不同的形式實(shí)現(xiàn)，并且不應(yīng)被解釋為限制于這里闡述的實(shí)施例。
[0048]實(shí)施例一，參見(jiàn)圖2A和圖2B
[0049]圖2A是本實(shí)用新型一種無(wú)焊球的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例一的剖面示意圖，本實(shí)用新型的芯片嵌入式封裝結(jié)構(gòu)包括一背面嵌入薄膜包封體3的芯片單體10，芯片單體10的芯片本體11的上表面附有芯片電極13及其相應(yīng)電路布局，芯片表面鈍化層15覆蓋芯片本體11的上表面并開(kāi)設(shè)有芯片表面鈍化層開(kāi)口 151，芯片電極13的上表面露出芯片表面鈍化層開(kāi)口 151。在所述芯片表面鈍化層開(kāi)口 151內(nèi)填充先形成鎳層再形成金層的鎳/金層17，
[0050]薄膜包封體3的材質(zhì)包括但不限于環(huán)氧塑封料，其一般以高性能酚醛樹(shù)脂為固化劑，加入硅微粉等為填料，以及添加多種助劑混配而成，其在高溫175?185°C下先處于熔融狀態(tài)，緊密包裹芯片單體10的前后左右四個(gè)面及背面，冷卻后會(huì)逐漸硬化，最終成型，使芯片單體10的前后左右四個(gè)面及背面均得到物理和電氣保護(hù)，防止外界干擾，以提高其可靠性。
[0051]絕緣薄膜層151覆蓋芯片單體10的上表面和薄膜包封體3的上表面，并于芯片電極13的上表面通過(guò)光刻工藝或激光工藝開(kāi)設(shè)絕緣薄膜層I開(kāi)口 511，絕緣薄膜層I開(kāi)口 511的尺寸不大于芯片表面鈍化層開(kāi)口 151的尺寸，其橫截面的形狀呈圓形或四邊形、六邊形等多邊形。絕緣薄膜層151的材質(zhì)一般為環(huán)氧樹(shù)脂、聚酰亞胺等高分子有機(jī)絕緣材料。再布線金屬層41形成于絕緣薄膜層151的上表面并填充絕緣薄膜層I開(kāi)口 511。絕緣薄膜層I開(kāi)口 511內(nèi)也可以植入銅等具有導(dǎo)電功能的金屬柱，所述金屬柱連接再布線金屬層41與鎳/金層17。再布線金屬層41通過(guò)鎳/金層17與芯片電極13實(shí)現(xiàn)電性連接。再布線金屬層41可以為單層，如圖2A所示，在再布線金屬層41的最外層設(shè)有輸入/輸出端411，輸入/輸出端411的個(gè)數(shù)根據(jù)實(shí)際需要設(shè)置。對(duì)于高引腳數(shù)的小芯片或超小芯片，通過(guò)圓片級(jí)再布線金屬層的外延技術(shù)可以使其輸入/輸出端411設(shè)置于小芯片或超小芯片的垂直區(qū)域的外圍，以便將個(gè)體較小、電極較密集的電極信號(hào)扇出連接。如可以將1 X 1mm小芯片制成3 X 3 mm封裝結(jié)構(gòu)，I/0:20，pitch: 0.4mm?？梢栽谳斎?輸出端411處設(shè)置金屬凸塊6，金屬凸塊6的材質(zhì)為銅、鎳、金中的一種或任意幾種的組合，如可以是依次形成銅層、鎳層、金層的銅/鎳/金凸塊。圖2B中示出了芯片單體10、芯片單體20與薄膜包封體3、金屬凸塊6的位置關(guān)系的正面示意圖，可見(jiàn)芯片單體10、芯片單