一種大功率金屬單列直插封裝晶體管陣列板的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于半導(dǎo)體技術(shù)領(lǐng)域，具體的是一種大功率金屬單列直插封裝晶體管陣列板。
[0002]
【背景技術(shù)】
[0003]通常，集成電路包含形成在基板上的NM0S(η型金屬-氧化物-半導(dǎo)體)晶體管和PMOS (Ρ型金屬-氧化物-半導(dǎo)體)晶體管的組合。集成電路的性能與其所包含的晶體管的性能有直接關(guān)系。因此，希望提尚晶體管的驅(qū)動電流以增強(qiáng)其性能。
[0004]美國專利申請N0.20100038685 A公開了一種晶體管，在該晶體管的溝道區(qū)與源/漏區(qū)之間形成位錯，這種位錯產(chǎn)生拉應(yīng)力，該拉應(yīng)力提高了溝道中的電子迀移率，由此晶體管的驅(qū)動電流得以增加。對已經(jīng)形成了柵極電介質(zhì)和柵極的半導(dǎo)體基板進(jìn)行硅注入，從而形成非晶區(qū)域。對該半導(dǎo)體基板進(jìn)行退火，使得非晶區(qū)域再結(jié)晶，在再結(jié)晶過程中，水平方向和豎直方向上的兩個不同的晶體生長前端相遇，從而形成了位錯。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的是為了解決上述問題，提出一種大功率金屬單列直插封裝晶體管陣列板。
[0006]—種大功率金屬單列直插封裝晶體管陣列板，所述晶體管陣列板包括基板以及形成在基板上的第一導(dǎo)電層;第一導(dǎo)電層上的第一柵極絕緣層;第一柵極絕緣層上的半導(dǎo)體層；至少部分形成在該半導(dǎo)體層上且包括相互隔開的數(shù)據(jù)線和漏極電極的第二導(dǎo)電層，該第二導(dǎo)電層包括阻擋金屬構(gòu)成的下部膜和A1或A1合金構(gòu)成的上部膜;覆蓋該半導(dǎo)體層的鈍化層；以及形成在該第二導(dǎo)電層之上并與第二導(dǎo)電層接觸的第三導(dǎo)電層，其中，至少該上部膜的一邊緣位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三導(dǎo)電層接觸下部膜的該第一部分;上部膜的邊緣橫貫下部膜;鈍化層具有至少部分露出下部膜的該第一部分的接觸孔;第三導(dǎo)電層的至少一部分位于鈍化層上；以及上部膜的該至少一邊緣不與接觸孔的邊界重合;鈍化層接觸接觸孔附近的下部膜；下部膜為Cr、Mo或Mo合金;還包括位于半導(dǎo)體層與第二導(dǎo)電層之間的歐姆接觸層;歐姆接觸層具有與第二導(dǎo)電層基本相同的平面形狀;半導(dǎo)體層的邊界或者與第二導(dǎo)電層的邊界大致重合，或者位于第二導(dǎo)電層之外；第三導(dǎo)電層為ΙΤ0或ΙΖ0。
[0007]所述陣列板還包括設(shè)置在基板上的數(shù)據(jù)線;所述數(shù)據(jù)線與第一柵極線相交，所述第一柵極線包括柵電極;所述第一柵極絕緣層，設(shè)置在柵極線上并具有暴露所述數(shù)據(jù)線的接觸孔;所述鈍化層設(shè)置在半導(dǎo)體層上;進(jìn)一步包括設(shè)置在所述半導(dǎo)體層和所述鈍化層之間的絕緣體層;還包括層間絕緣層，該層間絕緣層設(shè)置在數(shù)據(jù)線和柵極線之間；第三導(dǎo)電層包括接觸漏極電極的像素電極;鈍化層具有用于漏極電極與像素電極之間的接觸的第一接觸孔、露出第一導(dǎo)電層的一部分的第二接觸孔、以及露出數(shù)據(jù)線的一部分的第三接觸孔，并且第三導(dǎo)電層包括通過第二接觸孔接觸第一導(dǎo)電層的第一接觸輔助部分、以及通過第三接觸孔接觸數(shù)據(jù)線的第二接觸輔助部分;第二導(dǎo)電層的第一部分不平坦。
[0008]晶體管的第一引線11-1;具有控制輸入端且一端與上述第1引線11-1相連的第1開關(guān)手段Q1;與上述第1開關(guān)手段Q1的控制輸入端相連的第二引線BU;與上述第1開關(guān)手段Q1的另一端相連的第3引線U;具有控制輸入端且一端與上述第1引線11-1相連的第2開關(guān)手段Q2;與上述第2開關(guān)手段Q2的控制輸入端相連的第4引線BV;與上述第2開關(guān)手段Q2的另一端相連的第5引線V;具有控制輸入端且一端與上述第1引線11-1相連的第3開關(guān)手段Q3;與上述第3開關(guān)手段Q3的控制輸入端相連的第6引線BW;與上述第3開關(guān)手段Q3的另一端相連的第7引線W;具有控制輸入端且一端與上述第3引線U相連的第4開關(guān)手段Q4;與上述第4開關(guān)手段Q4的控制輸入端相連的第8引線BX;具有控制輸入端且一端與上述第5引線V相連的第5開關(guān)手段Q5;與上述第5開關(guān)手段Q5的控制輸入端相連的第9引線BY;具有控制輸入端且一端與上述第7引線W相連的第6開關(guān)手段Q6;與上述第6開關(guān)手段Q6的控制輸入端相連的第10引線BZ;與上述第4至第6開關(guān)手段Q4?Q6的另一端相連的第11引線11-2;封裝有上述第1至第6開關(guān)手段Q1?Q6和上述第1?第11引線ll-l，BU，U，BV，V，BW，W，BX，BY，BZ，ll-2的內(nèi)引線部分的SIP型組件14;且上述第8引線BX，第9引線BY，第10引線BZ和第11引線11-2相鄰配置。
[0009]所述基板由碳、碳化硅、氮化硅、氧化鋁和硅復(fù)合而成，所述基板由外而內(nèi)共有5層，分別是硅層、氮化硅層、碳化硅層、碳層和氧化鋁基體層，每層的厚度為0.5-3_。
【附圖說明】
[0010]圖1是根據(jù)本實(shí)用新型的一個實(shí)施例的一種大功率金屬單列直插封裝晶體管陣列板的橫截面示意圖；
[0011]圖2是基板的結(jié)構(gòu)示意圖。
[0012]其中，1是基板;2是第一導(dǎo)電層;3是第二導(dǎo)電層;4是半導(dǎo)體層;5是歐姆接觸層;6是第二導(dǎo)電層;7是一棚■極絕緣層；11是娃層、12是氣化娃層、13是碳化娃層、14是碳層、15是氧化鋁基體層。
【具體實(shí)施方式】
[0013]—種大功率金屬單列直插封裝晶體管陣列板，所述晶體管陣列板包括基板以及形成在基板上的第一導(dǎo)電層;第一導(dǎo)電層上的第一柵極絕緣層;第一柵極絕緣層上的半導(dǎo)體層；至少部分形成在該半導(dǎo)體層上且包括相互隔開的數(shù)據(jù)線和漏極電極的第二導(dǎo)電層，該第二導(dǎo)電層包括阻擋金屬構(gòu)成的下部膜和A1或A1合金構(gòu)成的上部膜;覆蓋該半導(dǎo)體層的鈍化層；以及形成在該第二導(dǎo)電層之上并與第二導(dǎo)電層接觸的第三導(dǎo)電層，其中，至少該上部膜的一邊緣位于下部膜上，使得下部膜包括露在上部膜外的第一部分，且第三導(dǎo)電層接觸下部膜的該第一部分;上部膜的邊緣橫貫下部膜;鈍化層具有至少部分露出下部膜的該第一部分的接觸孔;第三導(dǎo)電層的至少一部分位于鈍化層上；以及上部膜的該至少一邊緣不與接觸孔的邊界重合;鈍化層接觸接觸孔附近的下部膜；下部膜為Cr、Mo或Mo合金;還包括位于半導(dǎo)體層與第二導(dǎo)電層之間的歐姆接觸層;歐姆接觸層具有與第二導(dǎo)電層基本相同的平面形狀;半導(dǎo)體層的邊界或者與第二導(dǎo)電層的邊界大致重合，或者位于第二導(dǎo)電層之外；第三導(dǎo)電層為ΙΤ0或ΙΖ0。
[0014]所述陣列板還包括設(shè)置在基板上的數(shù)據(jù)線;所述數(shù)據(jù)線與第一柵極線相交，所述第一柵極線包括柵電極;所述第一柵極絕緣層，設(shè)置在柵極線上并具有暴露所述數(shù)據(jù)線的接觸孔;所述鈍化層設(shè)置在半導(dǎo)體層上;進(jìn)一步包括設(shè)置在所述半導(dǎo)體層和所述鈍化層之間的絕緣體層;還包括層間絕緣層，該層間絕緣層設(shè)置在數(shù)據(jù)線和柵極線之間；第三導(dǎo)電層包括接觸漏極電極的像素電極;鈍化層具有用于漏極電極與像素電極之間的接觸的第一接觸孔、露出第一導(dǎo)電層的一部分的第二接觸孔、以及露出數(shù)據(jù)線的一部分的第三接觸孔，并且第三導(dǎo)電層包括通過第二接觸孔接