本發(fā)明涉及一種電池保護集成電路以及電路特性設(shè)定方法。

背景技術(shù)：

以往，已知有保護二次電池的電池保護集成電路(例如，參照專利文獻1)。

專利文獻1：日本特開2011-239652號公報

技術(shù)實現(xiàn)要素：

發(fā)明要解決的課題

需要根據(jù)二次電池的種類或搭載有電池保護集成電路的產(chǎn)品的種類，定制保護二次電池的電池保護集成電路的電路特性。因此，為了與多個不同的電路特性相對應(yīng)，針對二次電池或產(chǎn)品的每個種類開發(fā)電池保護集成電路的結(jié)構(gòu)時，容易使開發(fā)的周期或成本增加。

因此，為了以共同的電路結(jié)構(gòu)對應(yīng)于多個不同的電路特性，考慮了如下的結(jié)構(gòu)：具備寫入用于設(shè)定電池保護集成電路的電路特性的特性設(shè)定數(shù)據(jù)等數(shù)據(jù)的存儲器，根據(jù)從該存儲器讀出的數(shù)據(jù)設(shè)定電路特性。根據(jù)該結(jié)構(gòu)，通過改變存儲在存儲器中的數(shù)據(jù)的內(nèi)容，能夠通過共同的電路結(jié)構(gòu)變更電路特性。例如，將能夠設(shè)定作為電路特性之一的過充電檢測電壓(過充電的檢測用閾值電壓)的數(shù)據(jù)存儲在存儲器中的情況下，通過改變該數(shù)據(jù)，能夠通過共同的電路結(jié)構(gòu)變更過充電檢測電壓的設(shè)定電壓值。

另一方面，如圖1所示，考慮在向電池保護控制電路198輸出存儲在存儲單元160中的數(shù)據(jù)的情況下，使用對該數(shù)據(jù)進行鎖存的數(shù)據(jù)鎖存電路161。電池保護控制電路198是按照根據(jù)從存儲單元160讀出的數(shù)據(jù)決定的電池保護規(guī)格，控制二次電池的保護動作的電路。使用這樣的數(shù)據(jù)鎖存電路161的情況下，需要生成用于控制數(shù)據(jù)鎖存電路161的鎖存控制時鐘的時鐘生成電路162，因此讀出數(shù)據(jù)的讀出電路的電路動作變得復(fù)雜。此外，通過追加時鐘生成電路162，消耗電流和芯片尺寸變大。

圖2是表示使用以往的讀出電路向電池保護控制電路輸出數(shù)據(jù)的結(jié)構(gòu)的一具體例的圖。在以往方式中，通過使用用于控制流過存儲單元的電流的時鐘1和用于控制鎖存電路的時鐘2，讀出存儲在存儲單元中的數(shù)據(jù)。在該方式中，需要生成用于讀出數(shù)據(jù)的時鐘1、2，電流在讀出數(shù)據(jù)時瞬時流過。

圖3是表示圖2的讀出電路的動作定時的一例的圖。數(shù)據(jù)的讀出在電源啟動引起電壓上升時被進行，并且在電源電壓上升后以一定間隔作為數(shù)據(jù)恢復(fù)而被進行。

因此，本發(fā)明的目的是能夠抑制消耗電流和芯片尺寸的增大。

用于解決課題的手段

在一方案中，提供一種電池保護集成電路，其具備：

過充電檢測電路，其檢測二次電池的過充電；

過放電檢測電路，其檢測所述二次電池的過放電；

過電流檢測電路，其檢測所述二次電池的過電流；

控制電路，其在檢測出所述過充電、所述過放電、所述過電流中的至少一個的異常的情況下，通過控制所述二次電池的充放電來保護所述二次電池；以及

延遲電路，其生成從檢測出所述異常到控制所述二次電池的充放電為止的延遲時間，

該電池保護集成電路具有：

存儲部，其存儲特性設(shè)定數(shù)據(jù)和特性調(diào)整數(shù)據(jù)這兩數(shù)據(jù)，其中，特性設(shè)定數(shù)據(jù)用于設(shè)定所述電池保護集成電路的電路特性，特性調(diào)整數(shù)據(jù)用于調(diào)整關(guān)于所述電池保護集成電路的電路特性的個體差；以及

設(shè)定電路，其根據(jù)從所述存儲部輸出的所述兩數(shù)據(jù)，設(shè)定所述電路特性，并調(diào)整所述個體差，

所述存儲部具有所述兩數(shù)據(jù)的比特數(shù)以上的、用于互補地存儲1比特的非易失性的一對存儲單元和通過交叉耦合與所述一對存儲單元的輸出連接的易失性存儲電路的組，

所述存儲電路隨著所述電池保護集成電路的電源啟動時電壓的上升，向所述設(shè)定電路靜態(tài)地輸出存儲在所述存儲單元中的所述兩數(shù)據(jù)量的數(shù)據(jù)。

在另一方案中，提供一種電路特性設(shè)定方法，其在電池保護集成電路中，通過從存儲部輸出用于設(shè)定所述電池保護集成電路的電路特性的特性設(shè)定數(shù)據(jù)、用于調(diào)整關(guān)于所述電池保護集成電路的電路特性的個體差的特性調(diào)整數(shù)據(jù)中的至少一方的數(shù)據(jù)，通過設(shè)定電路進行所述電路特性的設(shè)定或所述個體差的調(diào)整的方法，其中，電池保護集成電路檢測出二次電池的過充電、所述二次電池的過放電、所述二次電池的過電流中的至少一個的異常后，再等待延遲時間的經(jīng)過后，控制所述二次電池的充放電來保護所述二次電池，

所述存儲部具有所述一方的數(shù)據(jù)的比特數(shù)以上的、用于互補地存儲1比特的非易失性的一對存儲單元和通過交叉耦合與所述一對存儲單元的輸出連接的易失性存儲電路的組，

隨著所述電池保護集成電路的電源啟動時電壓的上升，向所述設(shè)定電路靜態(tài)地輸出存儲在所述存儲單元中的所述一方的數(shù)據(jù)量的數(shù)據(jù)。

發(fā)明效果

根據(jù)一個方式，能夠抑制消耗電流和芯片尺寸的增大。

附圖說明

圖1是表示使用以往的讀出電路向電池保護控制電路輸出數(shù)據(jù)的結(jié)構(gòu)的一例的圖。

圖2是表示使用以往的讀出電路向電池保護控制電路輸出數(shù)據(jù)的結(jié)構(gòu)的一具體例的圖。

圖3是表示圖2的讀出電路的動作定時的一例的圖。

圖4是表示具備電池保護集成電路的電池組的一例的結(jié)構(gòu)圖。

圖5是表示存儲部的結(jié)構(gòu)的第一例的圖。

圖6是表示輸出數(shù)據(jù)電平的確定定時的一例的圖。

圖7是表示存儲部的動作的一例的圖。

圖8是表示存儲部的結(jié)構(gòu)的第二例的圖。

圖9是表示對圖8方式的存儲部進行了模型化的電路的一例的圖。

圖10是表示圖8方式的存儲部的動作的一例的圖。

圖11是表示存儲部的結(jié)構(gòu)的第三例的圖。

圖12是表示對圖11方式的存儲部進行了模型化的電路的一例的圖。

圖13是表示圖11方式的存儲部的動作的一例的圖。

圖14是表示禁止一對存儲單元的寫入的寫入禁止電路的結(jié)構(gòu)的一例的圖。

圖15是表示寫入禁止動作的一例的圖。

圖16是表示選擇電池保護集成電路的電路特性的選擇電路的一例的圖。

圖17是表示產(chǎn)生延遲時間的延遲電路的一例的圖。

圖18是表示產(chǎn)生延遲時間的延遲電路的一例的圖。

符號說明

21 異常檢測電路

22 過充電檢測電路

27 過放電檢測電路

32 放電過電流檢測電路

35 充電過電流檢測電路

38 短路檢測電路

41、45 延遲電路

44 邏輯電路

60 存儲部

61 設(shè)定電路

62、63 選擇晶體管

64、65 存儲單元

66 存儲電路

80 數(shù)據(jù)保護電路

98 電池保護控制電路

100 電池組

110 電池保護裝置

120 電池保護集成電路

200 二次電池

具體實施方式

以下，按照附圖，對本發(fā)明的實施方式進行說明。

圖4是表示具備電池保護集成電路120的電池組100的一例的結(jié)構(gòu)圖。電池組100內(nèi)置有能夠向與負載連接端子5、6連接的未圖示的外部負載供給電力的二次電池200、保護二次電池200的電池保護裝置110。電池組100可以被內(nèi)置于外部負載中，也可以被外置。作為外部負載的具體例，可以列舉可攜帶的便攜終端裝置等。作為便攜終端裝置的具體例，可以列舉便攜電話、智能手機、平板式計算機、游戲機、電視機、音樂和影像播放器、照相機等電子設(shè)備。

二次電池200可以通過與負載連接端子5、6連接的未圖示的充電器進行充電。作為二次電池200的具體例，可以列舉鋰離子電池和鋰聚合物電池等。

電池保護裝置110具備負載連接端子5、負載連接端子6以及單元連接端子3、4，是從過電流等中保護與單元連接端子3、4連接的二次電池200的電池保護裝置的一例。單元連接端子3經(jīng)由電源路徑8與負載連接端子5連接。單元連接端子4經(jīng)由電源路徑7與負載連接端子6連接。單元連接端子3與二次電池200的正極連接。單元連接端子4與二次電池200的負極連接。

電池保護裝置110具備晶體管11、12。晶體管11是能夠切斷二次電池200的充電路徑的充電路徑切斷部的一例，晶體管12是能夠切斷二次電池200的放電路徑的放電路徑切斷部的一例。在圖示的情況下，晶體管11能夠切斷二次電池200的充電電流流過的電源路徑7，晶體管12能夠切斷二次電池200的放電電流流過的電源路徑7。晶體管11、12是能夠切換電源路徑7的導(dǎo)通/切斷的開關(guān)元件，被串聯(lián)插入到電源路徑7中。

晶體管11、12例如是MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。使晶體管11的寄生二極管的正向與二次電池200的放電方向一致地將晶體管11插入到電源路徑7中。使晶體管12的寄生二極管的正向與二次電池200的充電方向一致地將晶體管12插入到電源路徑7中。

電池保護裝置110也可以具備電容器10、13。將電容器10與晶體管11和晶體管12的串聯(lián)電路并聯(lián)接連。電容器13具有與負載連接端子5連接的一端和與負載連接端子6連接的另一端。通過具備電容器10或電容器13，能夠提高針對電壓變動和外來噪聲的容量。

電池保護裝置110具備電池保護集成電路120。電池保護集成電路120是以二次電池200為電源動作，并通過控制二次電池200的充放電從過電流等中保護二次電池200的電池保護集成電路的一例。電池保護集成電路120從二次電池200被供電并保護二次電池200。

電池保護集成電路120例如具備電源端子91、接地端子92、電流檢測端子95、第1源極端子96、第2源極端子97、漏極端子15以及存儲器電源端子14。

電源端子91是經(jīng)由電阻1與單元連接端子3或電源路徑8連接的正極側(cè)電源端子，有時被稱為VDD端子。將電源端子91例如連接在一端與電源路徑8連接的電阻1的另一端和一端與電源路徑7連接的電容器2的另一端的連接點上。將電容器2的一端連接至單元連接端子4和晶體管12之間的電源路徑7。

接地端子92是被連接至單元連接端子4和晶體管12之間的電源路徑7的負側(cè)電源端子，有時被稱為VSS端子。

電流檢測端子95是被輸入與流過二次電池200的電流對應(yīng)的檢測電壓的端子，有時被稱為V－端子。將電流檢測端子95經(jīng)由電阻9連接至負載連接端子6和晶體管11之間的電源路徑7。

第1源極端子96是與電池保護集成電路120內(nèi)的放電控制用晶體管12的源極連接的端子，有時被稱為S1端子。

第2源極端子97是與電池保護集成電路120內(nèi)的充電控制用晶體管11的源極連接的端子，有時被稱為S2端子。

漏極端子15是從晶體管11的漏極和晶體管12的漏極的連接點引出的端子，有時被稱為D端子。漏極端子15是電池保護集成電路120的測試用端子。

存儲器電源端子14是存儲部60的電源輸入端子，有時被稱為VPP端子。存儲器電源端子14是在決定電池保護集成電路120的規(guī)格的甄選測試工序中，輸入用于設(shè)成向存儲部60寫入數(shù)據(jù)的模式或從存儲部60讀取數(shù)據(jù)的模式的電壓的端子。甄選測試工序是將電池保護集成電路120安裝在電池保護裝置110的基板之前或安裝后的制造工序內(nèi)的一個工序。在結(jié)束了甄選測試工序后，為了防止向存儲器60的誤寫入，如圖4所示，將存儲器電源端子14連接成與 VSS端子和S1端子等電位。

電池保護集成電路120例如具備存儲部60、設(shè)定電路61以及電池保護控制電路98。存儲部60例如是能夠通過向存儲器電源端子14輸入的寫入電壓來進行數(shù)據(jù)的寫入的非易失性存儲器的一例。作為存儲部60的具體例，可以列舉OTPROM(One Time Programmable ROM，一次可編程只讀存儲器)、EEPROM(Electrically Erasable Programmable ROM，電可擦除可編程只讀存儲器)等。

作為寫入到存儲部60中的數(shù)據(jù)，例如可以列舉用于設(shè)定電池保護集成電路120的電路特性的特性設(shè)定數(shù)據(jù)。設(shè)定電路61例如對與從存儲部60讀出的特性設(shè)定數(shù)據(jù)的內(nèi)容對應(yīng)的電池保護特性設(shè)定電池保護集成電路120的電路特性。電池保護控制電路98例如是按照通過設(shè)定電路61從存儲部60讀出的特性設(shè)定數(shù)據(jù)來設(shè)定的電池保護規(guī)格，控制二次電池200的保護動作的保護動作電路。

因此，若向存儲部60寫入的特性設(shè)定數(shù)據(jù)變化，則能夠改變二次電池200的保護動作，因此能夠通過共同的電路結(jié)構(gòu)對應(yīng)多個不同的電路特性。例如，即使二次電池200的種類或搭載電池保護集成電路120的產(chǎn)品的種類不同，也能夠使電池保護集成電路120的硬件共同化。

此外，電池保護集成電路120具備能夠?qū)懭胩匦栽O(shè)定數(shù)據(jù)的存儲部60，因此例如不需要為了定制電路特性而進行IC芯片的金屬配線變更或熔斷器的激光微調(diào)。其結(jié)果，能夠降低開發(fā)和制造的周期和成本。

圖16是表示具有用于選擇電池保護集成電路120的電路特性的選擇電路61a的設(shè)定電路61一例的圖。選擇電路61a從多個電路特性候補(在圖16的情況下，是電路特性1、2)中選擇與從存儲部60讀出的特性設(shè)定數(shù)據(jù)的內(nèi)容對應(yīng)的電路特性。設(shè)定電路61對由選擇電路61a選擇出的電路特性設(shè)定電池保護集成電路120的電路特性。

在圖4中，作為寫入到存儲部60中的特性設(shè)定數(shù)據(jù)，例如列舉了用于設(shè)定后述的異常檢測電路21的檢測特性的數(shù)據(jù)。

作為用于設(shè)定異常檢測電路21的檢測特性的特性設(shè)定數(shù)據(jù)，例如列舉了用于設(shè)定后述的放電過電流檢測電壓Vdet3等過電流檢測電壓(過電流檢測用 的閾值電壓)的閾值電壓設(shè)定數(shù)據(jù)。例如，設(shè)定電路61能夠按照從存儲部60讀出的用于設(shè)定過電流檢測電壓的閾值電壓設(shè)定數(shù)據(jù)，來設(shè)定過電流檢測電壓的代表值。因此，通過改變寫入到存儲部60中的閾值電壓設(shè)定數(shù)據(jù)的內(nèi)容，能夠通過共同的電路結(jié)構(gòu)改變過電流檢測電壓等閾值電壓的代表值。

此外，作為用于設(shè)定異常檢測電路21的檢測特性的特性設(shè)定數(shù)據(jù)，例如列舉了用于設(shè)定后述的放電過電流檢測延遲時間tVdet3等延遲時間的延遲時間設(shè)定數(shù)據(jù)。例如，設(shè)定電路61能夠按照從存儲部60讀出的延遲時間設(shè)定數(shù)據(jù)，來設(shè)定延遲時間的代表值。因此，通過改變寫入到存儲部60中的延遲時間設(shè)定數(shù)據(jù)的內(nèi)容，能夠通過共同的電路結(jié)構(gòu)改變延遲時間的代表值。

此外，作為寫入到存儲部60中的數(shù)據(jù)，例如可以列舉用于調(diào)整關(guān)于電池保護集成電路120的電路特性的電池保護集成電路120間的個體差的特性調(diào)整數(shù)據(jù)。設(shè)定電路61例如按照從存儲部60讀出的特性調(diào)整數(shù)據(jù)的內(nèi)容，對電池保護集成電路120的電路特性進行微調(diào)整。由此，能夠抑制關(guān)于電池保護集成電路120的電路特性的電池保護集成電路120間的個體差的偏差。

作為寫入到存儲部60中的特性調(diào)整數(shù)據(jù)，例如列舉了用于吸收后述的異常檢測電路21的檢測特性的個體差的數(shù)據(jù)。

作為用于吸收異常檢測電路21的檢測特性的個體差的特性調(diào)整數(shù)據(jù)，例如列舉了用于調(diào)整后述的放電過電流檢測電壓Vdet3等過電流檢測電壓的個體差的閾值電壓調(diào)整數(shù)據(jù)。例如，設(shè)定電路61按照從存儲部60讀出的用于調(diào)整過電流檢測電壓的閾值電壓調(diào)整數(shù)據(jù)，來對根據(jù)從存儲部60讀出的特性設(shè)定數(shù)據(jù)設(shè)定的過電流檢測電壓的代表值進行微調(diào)整。

此外，作為用于調(diào)整異常檢測電路21的檢測特性的個體差的特性調(diào)整數(shù)據(jù)，例如列舉了用于調(diào)整后述的放電過電流檢測延遲時間tVdet3等延遲時間的個體差的延遲時間調(diào)整數(shù)據(jù)。例如，設(shè)定電路61能夠按照從存儲部60讀出的延遲時間調(diào)整數(shù)據(jù)，來對根據(jù)從存儲部60讀出的特性設(shè)定數(shù)據(jù)設(shè)定的延遲時間的代表值進行微調(diào)整。

電池保護控制電路98具備檢測二次電池200的電流或電壓的異常的異常檢測電路21、根據(jù)異常檢測電路21的異常檢測結(jié)果來控制晶體管11、12的接通和斷開的邏輯電路44。異常檢測電路21例如具備過充電檢測電路22、過 放電檢測電路27、放電過電流檢測電路32、充電過電流檢測電路35以及短路檢測電路38。

邏輯電路44是在檢測出過充電、過放電、放電過電流、充電過電流、短路中的至少一個異常的情況下，通過控制二次電池200的充放電來保護二次電池200的控制電路的一例。

例如，電池保護控制電路98進行從過充電中保護二次電池200的動作(過充電保護動作)。例如，過充電檢測電路22通過電阻23、24檢測電源端子91和接地端子92間的電壓，來監(jiān)視二次電池200的電池電壓(單元電壓)。過充電檢測電路22通過檢測根據(jù)從存儲部60讀出的閾值電壓設(shè)定數(shù)據(jù)設(shè)定的過充電檢測電壓Vdet1以上的單元電壓，作為檢測出二次電池200的過充電輸出過充電檢測信號。通過基準電壓26和比較器25進行過充電檢測電壓Vdet1以上的單元電壓的檢測和過充電檢測信號的輸出。

檢測出過充電檢測信號的邏輯電路44等待根據(jù)從存儲部60讀出的延遲時間設(shè)定數(shù)據(jù)設(shè)定的過充電檢測延遲時間tVdet1的經(jīng)過后，執(zhí)行向晶體管11的柵極輸出用于斷開晶體管11的低電平的控制信號的過充電保護動作。通過斷開晶體管11，不論晶體管12的接通狀態(tài)和斷開狀態(tài)，能夠防止二次電池200被過充電。邏輯電路44通過斷開晶體管46并接通晶體管47，來斷開晶體管11。

例如，電池保護控制電路98進行從過放電中保護二次電池200的動作(過放電保護動作)。例如，過放電檢測電路27通過電阻28、29檢測電源端子91和接地端子92間的電壓，來監(jiān)視二次電池200的電池電壓(單元電壓)。過放電檢測電路27通過檢測根據(jù)從存儲部60讀出的閾值電壓設(shè)定數(shù)據(jù)設(shè)定的過放電檢測電壓Vdet2以上的單元電壓，作為檢測出二次電池200的過放電輸出過放電檢測信號。通過基準電壓31和比較器30進行過放電檢測電壓Vdet2以下的單元電壓的檢測和過放電檢測信號的輸出。

檢測出過放電檢測信號的邏輯電路44等待經(jīng)過根據(jù)從存儲部60讀出的延遲時間設(shè)定數(shù)據(jù)設(shè)定的過放電檢測延遲時間tVdet2后，執(zhí)行向晶體管12的柵極輸出用于斷開晶體管12的低電平的控制信號的過放電保護動作。通過斷開晶體管12，不論晶體管11的接通狀態(tài)和斷開狀態(tài)，都能夠防止二次電池200 被過放電。邏輯電路44通過斷開晶體管48并接通晶體管49，來斷開晶體管12。

例如，電池保護控制電路98進行從放電過電流中保護二次電池200的動作(放電過電流保護動作)。例如，放電過電流檢測電路32通過檢測電流檢測端子95和接地端子92間的電壓，來監(jiān)視負載連接端子6和單元連接端子4間的電壓P－。放電過電流檢測電路32通過檢測根據(jù)從存儲部60讀出的閾值電壓設(shè)定數(shù)據(jù)設(shè)定的放電過電流檢測電壓Vdet3以上的電壓P－，作為流過負載連接端子6的異常電流而檢測出放電過電流，輸出放電過電流檢測信號。通過基準電壓34和比較器33進行放電過電流檢測電壓Vdet3以上的電壓P－的檢測和放電過電流檢測信號的輸出。

檢測出放電過電流檢測信號的邏輯電路44等待經(jīng)過根據(jù)從存儲部60讀出的延遲時間設(shè)定數(shù)據(jù)設(shè)定的放電過電流檢測延遲時間tVdet3后，執(zhí)行向晶體管12的柵極輸出用于斷開晶體管12的低電平的控制信號的放電過電流保護動作。通過斷開晶體管12，不論晶體管11的接通狀態(tài)和斷開狀態(tài)，都能夠防止向使二次電池200放電的方向流過過電流。

在此，在晶體管12接通的狀態(tài)下，通過使二次電池200放電的放電電流流過而電壓P－上升是因為由晶體管12的接通電阻導(dǎo)致了電壓上升。

例如，電池保護控制電路98進行從充電過電流中保護二次電池200的動作(充電過電流保護動作)。例如，充電過電流檢測電路35通過檢測電流檢測端子95和接地端子92間的電壓，來監(jiān)視負載連接端子6和單元連接端子4間的電壓P－。充電過電流檢測電路35通過檢測根據(jù)從存儲部60讀出的閾值電壓設(shè)定數(shù)據(jù)設(shè)定的充電過電流檢測電壓Vdet4以下的電壓P－，作為流過負載連接端子6的異常電流檢測出充電過電流，輸出充電過電流檢測信號。通過基準電壓37和比較器36進行充電過電流檢測電壓Vdet4以下的電壓P－的檢測和充電過電流檢測信號的輸出。

檢測出充電過電流檢測信號的邏輯電路44等待經(jīng)過根據(jù)從存儲部60讀出的延遲時間設(shè)定數(shù)據(jù)設(shè)定的充電過電流檢測延遲時間tVdet4后，執(zhí)行從充電控制端子93輸出用于斷開晶體管11的低電平的控制信號的充電過電流保護動作。通過斷開晶體管11，不論晶體管12的接通狀態(tài)和斷開狀態(tài)，都能夠防止 向?qū)Χ坞姵?00進行充電的方向流過過電流。

在此，在晶體管11接通的狀態(tài)下，因流過對二次電池200進行充電的充電電流而電壓P－下降是因為由晶體管11的接通電阻導(dǎo)致了電壓下降。

例如，電池保護控制電路98進行從短路電流中保護二次電池200的動作(短路保護動作)。例如，短路檢測電路38通過檢測電流檢測端子95和接地端子92間的電壓，來監(jiān)視負載連接端子6和單元連接端子4間的電壓P－。短路檢測電路38通過檢測根據(jù)從存儲部60讀出的閾值電壓設(shè)定數(shù)據(jù)設(shè)定的短路檢測電壓Vshort以上的電壓P－，作為檢測出負載連接端子5和負載連接端子6間的短路，輸出短路檢測信號。通過基準電壓40和比較器39進行短路檢測電壓Vshort以上的電壓P－的檢測和短路檢測信號的輸出。

短路檢測信號被輸入到延遲電路41開始起經(jīng)過短路檢測延遲時間tshort后，從延遲電路41輸出。短路檢測延遲時間tshort是根據(jù)從存儲部60讀出的延遲時間設(shè)定數(shù)據(jù)設(shè)定的時間。

經(jīng)由延遲電路41檢測出短路檢測信號的邏輯電路44執(zhí)行向晶體管12的柵極輸出用于斷開晶體管12的低電平的控制信號的短路保護動作。通過斷開晶體管12，不論晶體管11的接通狀態(tài)和斷開狀態(tài)，都能夠防止向使二次電池200進行放電的方向流過短路電流。

預(yù)先將用于設(shè)定過充電檢測電壓Vdet1、過放電檢測電壓Vdet2、放電過電流檢測電壓Vdet3、充電過電流檢測電壓Vdet4、短路檢測電壓Vshort等閾值電壓的閾值電壓設(shè)定數(shù)據(jù)寫入到存儲部60中。

例如，設(shè)定電路61根據(jù)從存儲部60讀出并輸出的過充電檢測電壓Vdet1的閾值電壓設(shè)定數(shù)據(jù)，來變更電阻23的電阻值和電阻24的電阻值的至少一方。由此，設(shè)定電路61能夠?qū)⑦^充電檢測電壓Vdet1設(shè)定成根據(jù)過充電檢測電壓Vdet1的閾值電壓設(shè)定數(shù)據(jù)所決定的電壓值。此外，設(shè)定電路61根據(jù)從存儲部60讀出并輸出的過充電檢測電壓Vdet1的閾值電壓調(diào)整數(shù)據(jù)，來對電阻23的電阻值和電阻24的電阻值的至少一方進行微調(diào)整。由此，設(shè)定電路61能夠?qū)⒏鶕?jù)過充電檢測電壓Vdet1的閾值電壓設(shè)定數(shù)據(jù)設(shè)定的過充電檢測電壓Vdet1調(diào)整成由過充電檢測電壓Vdet1的閾值電壓調(diào)整數(shù)據(jù)決定的電壓值。對于過放電檢測電壓Vdet2的設(shè)定也是相同的。

例如，設(shè)定電路61能夠根據(jù)從存儲部60讀出的放電過電流檢測電壓Vdet3的閾值電壓設(shè)定數(shù)據(jù)，來變更基準電壓34的電壓值。由此，設(shè)定電路61能夠?qū)⒎烹娺^電流檢測電壓Vdet3設(shè)定成根據(jù)放電過電流檢測電壓Vdet3的閾值電壓設(shè)定數(shù)據(jù)所決定的電壓值。此外，設(shè)定電路61能夠根據(jù)從存儲部60讀出并輸出的放電過電流檢測電壓Vdet3的閾值電壓調(diào)整數(shù)據(jù)，來對基準電壓34的電壓值進行微調(diào)整。由此，設(shè)定電路61能夠?qū)⒏鶕?jù)放電過電流檢測電壓Vdet3的閾值電壓設(shè)定數(shù)據(jù)設(shè)定的放電過電流檢測電壓Vdet3調(diào)整成由放電過電流檢測電壓Vdet3的閾值電壓調(diào)整數(shù)據(jù)決定的電壓值。對于充電過電流檢測電壓Vdet4、短路檢測電壓Vshort等閾值電壓的設(shè)定也是相同的。

預(yù)先將用于設(shè)定過充電檢測延遲時間tVdet1、過放電檢測延遲時間tVdet2、放電過電流檢測延遲時間tVdet3、充電過電流檢測延遲時間tVdet4、短路檢測延遲時間tshort等延遲時間的延遲時間設(shè)定數(shù)據(jù)寫入到存儲部60中。

例如如圖17所示，設(shè)定電路61具有：選擇電路61b，其根據(jù)從存儲部60讀出并輸出的過充電檢測延遲時間tVdet1的延遲時間設(shè)定數(shù)據(jù)，來選擇由延遲電路45的計數(shù)器42生成的延遲時間。由此，設(shè)定電路61能夠?qū)⑦^充電檢測延遲時間tVdet1設(shè)定成根據(jù)過充電檢測延遲時間tVdet1的延遲時間設(shè)定數(shù)據(jù)決定的電壓值。因此，延遲電路45能夠生成由設(shè)定電路61的選擇電路61b選擇的過充電檢測延遲時間tVdet1。另外，過充電檢測延遲時間tVdet1是通過過充電檢測電路22檢測出過充電后到斷開晶體管11為止的延遲時間。

對于過放電檢測延遲時間tVdet2、放電過電流檢測延遲時間tVdet3、充電過電流檢測延遲時間tVdet4等延遲時間的設(shè)定也是相同的。

延遲電路45具有計數(shù)器42和振蕩器43。計數(shù)器42例如具有串聯(lián)連接了多個觸發(fā)器的電路，并能夠生成多個不同的延遲時間。計數(shù)器42按照來自振蕩器43的時鐘進行動作。

例如如圖18所示，設(shè)定電路61具有：變更電路61c，其按照從存儲部60讀出的短路檢測延遲時間tshort的延遲時間設(shè)定數(shù)據(jù)，通過一次延遲電路41a的電阻值的調(diào)整變更延遲電路41內(nèi)的一次延遲電路41a的時間常數(shù)。由此，設(shè)定電路61可以將短路檢測延遲時間tshort設(shè)定為根據(jù)短路檢測延遲時間tshort的延遲時間設(shè)定數(shù)據(jù)決定的值。因此，延遲電路41能夠生成由設(shè)定電路 61的變更電路61c設(shè)定的短路檢測延遲時間tshort。另外，短路檢測延遲時間tshort是通過短路檢測電路38檢測出短路后到斷開晶體管12為止的延遲時間。

這樣，電池保護集成電路120內(nèi)置有電源路徑7的一部分的電流路徑、一對晶體管11、12、電池保護控制電路98、存儲部60以及設(shè)定電路61。電池保護集成電路120例如是將這些要素配置在一個封裝(例如，樹脂密封體)內(nèi)的電路。

圖5是表示存儲部60的結(jié)構(gòu)的第一例的圖。存儲部60對于過充電檢測電路22、過放電檢測電路27、放電過電流檢測電路32、充電過電流檢測電路35、短路檢測電路38中的至少一個檢測電路的檢測特性，存儲特性設(shè)定數(shù)據(jù)和特性調(diào)整數(shù)據(jù)的至少一方的數(shù)據(jù)。一個檢測電路的檢測特性包括過充電檢測電壓Vdet1、過放電檢測電壓Vdet2、放電過電流檢測電壓Vdet3、充電過電流檢測電壓Vdet4、短路檢測電壓Vshort中的至少一個檢測電壓(檢測用閾值電壓)。

存儲部60具有一對存儲單元64、65和存儲電路66。另外，圖5所示的存儲部60是存儲特性設(shè)定數(shù)據(jù)等數(shù)據(jù)的1比特量的電路，將多個必要的比特數(shù)量的存儲部60搭載在電池保護集成電路120上。存儲部60具有特性設(shè)定數(shù)據(jù)和特性調(diào)整數(shù)據(jù)的至少一方的數(shù)據(jù)的比特數(shù)量以上的一對存儲單元64、65和存儲電路66的組。

一對存儲單元64、65是互補地存儲1比特的非易失性存儲元件。即，第一存儲單元64和第二存儲單元65保持相互反向的值，例如，在第一存儲單元64保持“0”的情況下，第二存儲單元65保持“1”。

存儲部60也可以具有用于選擇靜態(tài)地輸出數(shù)據(jù)的存儲單元的一對選擇晶體管62、63。將第一選擇晶體管62串聯(lián)連接在第一存儲單元64和存儲器電源之間，將第二選擇晶體管63串聯(lián)連接在第二存儲單元65和存儲器電源之間。一對選擇晶體管62、63都是P溝道型MOSFET(PMOS晶體管)。

第一選擇晶體管62在柵極控制信號接通(激活電平)時被接通，并允許將存儲在第一存儲單元64中的數(shù)據(jù)靜態(tài)地輸出至輸出節(jié)點B。另一方面，第一選擇晶體管62在柵極控制信號斷開(非激活電平)時被斷開，并禁止將存儲在第一存儲單元64中的數(shù)據(jù)輸出至輸出節(jié)點B。

第二選擇晶體管63在柵極控制信號接通(激活電平)時被接通，并允許 將存儲在第二存儲單元65中的數(shù)據(jù)靜態(tài)地輸出至輸出節(jié)點A。另一方面，第二選擇晶體管63在柵極控制信號斷開(非激活電平)時被斷開，并禁止將存儲在第二存儲單元65中的數(shù)據(jù)輸出至輸出節(jié)點A。

在圖5的情況下，柵極控制信號接通表示柵極控制信號的電平為低電平，柵極控制信號斷開表示柵極控制信號的電平為高電平。

通過設(shè)置這樣的選擇晶體管，能夠按照控制柵極信號選擇靜態(tài)地輸出數(shù)據(jù)的存儲單元。

柵極控制信號是從存儲部60的外部電路供給的信號。柵極控制信號在向存儲單元寫入數(shù)據(jù)時成為接通，在寫入后，為了從存儲單元靜態(tài)地輸出數(shù)據(jù)而始終固定為接通。

存儲電路66是通過交叉耦合與一對存儲單元64、65的輸出節(jié)點A、B連接的易失性存儲電路的一例。存儲電路66隨著電池保護集成電路120的電源端子91的電源電壓VDD(參照圖4)的上升，將特性設(shè)定數(shù)據(jù)和特性調(diào)整數(shù)據(jù)的至少一方的數(shù)據(jù)量的在存儲單元64、65中存儲的數(shù)據(jù)靜態(tài)地(即，能夠始終讀出地)輸出至輸出節(jié)點A、B。在圖5的情況下，存儲電路66例如在電池保護集成電路120的電源電壓VDD上升后，將存儲在一對存儲單元64、65中的一方的第二存儲單元65中的數(shù)據(jù)靜態(tài)地輸出至設(shè)定電路61。

供給到存儲電路66的存儲器電源的電壓隨著電源端子91的電源電壓VDD的上升而上升，例如是電源電壓VDD通過調(diào)節(jié)器進行降壓的調(diào)節(jié)電壓。存儲器電源的電壓也可以與電源電壓VDD相同。

圖5示例了存儲電路66為交叉鎖存電路的情況。交叉鎖存電路例如是包含相互交叉地連接的第一導(dǎo)電型第一MOS晶體管和第一導(dǎo)電型第二MOS晶體管的電路。圖5的交叉鎖存電路包括交叉連接了第一NMOS晶體管68和第二NMOS晶體管70的電路。NMOS晶體管表示N溝道型MOSFET。

將第一NMOS晶體管68串聯(lián)連接在第一存儲單元64和接地端(VSS)之間，將第二NMOS晶體管70串聯(lián)連接在第二存儲單元65和接地端(VSS)之間。將第一NMOS晶體管68的柵極連接至第二存儲單元65的漏極和第二NMOS晶體管70的漏極間的輸出節(jié)點A。將第二NMOS晶體管70的柵極連接至第一存儲單元64的漏極和第一NMOS晶體管68的漏極間的輸出節(jié)點B。

存儲部60也可以具備串聯(lián)連接在第一存儲單元64和第一NMOS晶體管68間的第一啟動晶體管67、串聯(lián)連接在第二存儲單元65和第二NMOS晶體管70間的第二啟動晶體管69。第一啟動晶體管67和第二啟動晶體管69例如是NMOS晶體管。

第一啟動晶體管67和第二啟動晶體管69在啟動信號CROSS_SW接通(激活電平)時接通，使存儲電路66的鎖存功能有效化。另一方面，第一啟動晶體管67和第二啟動晶體管69在啟動信號CROSS_SW斷開(非激活電平)時斷開，使存儲電路66的鎖存功能有無效化。在圖5的情況下，啟動信號CROSS_SW接通表示啟動信號CROSS_SW的電平為高電平，啟動信號CROSS_SW斷開表示啟動信號CROSS_SW的電平為低電平。

啟動信號CROSS_SW是從存儲部60的外部電路供給的信號。啟動信號CROSS_SW在完成向一對存儲單元64、65寫入數(shù)據(jù)后，從斷開切換為接通。通過啟動信號CROSS_SW的接通存儲電路66的鎖存功能變?yōu)橛行?，因此存儲電?6保持(鎖存)寫入到一對存儲單元64、65中的數(shù)據(jù)。

通過這樣的交叉結(jié)構(gòu)，若一旦完成向一對存儲單元64、65寫入數(shù)據(jù)，則即使不使用來自一對存儲單元64、65的數(shù)據(jù)的讀出用控制信號，也能夠靜態(tài)地輸出一對存儲單元64、65的數(shù)據(jù)。

這樣，存儲部60具有用于互補地存儲數(shù)據(jù)的非易失性的一對存儲單元64、65和通過交叉耦合與一對存儲單元64、65的數(shù)據(jù)連接的易失性存儲電路66。根據(jù)這樣的結(jié)構(gòu)，向一對存儲單元64、65寫入相互反向的值，由此隨著存儲器電源啟動時電壓的上升，通過存儲電路66立即鎖存存儲在一對存儲單元64、65中的數(shù)據(jù)。因此，如圖6所示，大致與存儲器電源啟動時電壓的上升的同時，能夠迅速地確定從一對存儲單元64、65輸出的數(shù)據(jù)是高電平還是低電平。并且，始終輸出被存儲電路66鎖存的數(shù)據(jù)，因此能夠始終進行數(shù)據(jù)的讀出。

圖7是表示存儲部60的動作的一例的圖。說明第一存儲單元64為斷開狀態(tài)(數(shù)據(jù)未寫入狀態(tài))且第二存儲單元65為接通狀態(tài)(數(shù)據(jù)寫入狀態(tài))時的電路動作例。

對于輸出節(jié)點A，由于第二存儲單元65為接通，因此輸出與存儲器電源相同的高電平數(shù)據(jù)。此外，輸出節(jié)點A的電位被輸入到柵極的第一NMOS晶 體管68也接通。通過第一NMOS晶體管68的接通以及第一存儲單元64的斷開，輸出節(jié)點B成為低電平(接地電平：0V)。輸出節(jié)點B的電位被輸入柵極的二NMOS晶體管70斷開。

也就是說，不論存儲器電源電壓上升后還是第一NMOS晶體管68接通，第一存儲單元64為斷開，即使第二存儲單元65接通，第二NMOS晶體管70為斷開，因此能夠抑制流過存儲部60的穿透電流。

此外，根據(jù)本結(jié)構(gòu)，能夠?qū)崿F(xiàn)可以始終繼續(xù)輸出存儲單元的數(shù)據(jù)的靜態(tài)動作。此外，即使在電源電壓上升時，也能夠穩(wěn)定地讀出存儲單元的數(shù)據(jù)和存儲部60的輸出數(shù)據(jù)。

此外，本電路通過與存儲單元串聯(lián)連接的晶體管實現(xiàn)了靜態(tài)鎖存，因此不需要以往的鎖存電路、讀出用控制信號，而在設(shè)定電路61直接使用電源啟動時電壓上升后也穩(wěn)定的存儲器數(shù)據(jù)。因此，能夠消除每次讀出數(shù)據(jù)時所產(chǎn)生的電流。此外，不需要追加穩(wěn)定地進行讀出控制的時鐘電路等，能夠?qū)崿F(xiàn)使用性的提高、消耗電流和芯片尺寸的減小。

圖8是表示存儲部60的結(jié)構(gòu)的第二例的圖。對于與第一例相同的結(jié)構(gòu)，援引第一例的上述說明。圖8的存儲電路71是包含對圖7的結(jié)構(gòu)追加了一對PMOS晶體管的結(jié)構(gòu)(即，CMOS(Complementary MOS，互補金屬氧化物半導(dǎo)體)結(jié)構(gòu))的電路。

通過將鎖存電路采用CMOS結(jié)構(gòu)，根據(jù)數(shù)據(jù)的鎖存狀態(tài)對未寫入側(cè)的存儲單元電路的電源線進行切斷控制，能夠防止產(chǎn)生不需要的泄露電流、能夠避免未寫入存儲單元的壓力。

存儲電路71是包含第一CMOS逆變器和第二CMOS逆變器的電路，其中，第一CMOS逆變器由第一PMOS晶體管Q1和第一NMOS晶體管Q3構(gòu)成；第二CMOS逆變器由第二PMOS晶體管Q2和第二NMOS晶體管Q4構(gòu)成。存儲電路71通過第一CMOS逆變器和第二CMOS逆變器構(gòu)成鎖存電路。

第一NMOS晶體管Q3是第一導(dǎo)電型第一MOS晶體管的一例，第一PMOS晶體管Q1是第二導(dǎo)通型第一MOS晶體管的一例，第二NMOS晶體管Q4是第一導(dǎo)電型第二MOS晶體管的一例，第二PMOS晶體管Q2是第二導(dǎo)通型第二MOS晶體管的一例。

將第一PMOS晶體管Q1串聯(lián)地插入連接到第一NMOS晶體管Q3和一對存儲單元64、65中的一方的存儲單元64間。另一方面，將第二PMOS晶體管Q2串聯(lián)地插入連接到第二NMOS晶體管Q4和一對存儲單元64、65中的另一方的存儲單元65間。

在讀出來自一對存儲單元64、65的數(shù)據(jù)時，柵極控制信號和啟動信號CROSS_SW都是接通狀態(tài)。在該狀態(tài)下，參照圖9和圖10說明存儲器電源電壓啟動引起電壓上升時的圖8的存儲部60的動作。

圖9是表示對圖8方式的存儲部60進行了模型化的電路的一例的圖。圖10是表示圖8方式的存儲部60的動作的一例的圖。說明第一存儲單元64為接通狀態(tài)(數(shù)據(jù)寫入狀態(tài))且第二存儲單元65為斷開狀態(tài)(數(shù)據(jù)未寫入狀態(tài))時的電路動作例。

在期間T1，第二存儲單元65為斷開，因此節(jié)點G4、G1的電位是不定值(大致為零)。因此，第一PMOS晶體管Q1的柵極-源極間電壓(G3－G1)在第一PMOS晶體管Q1的閾值|Vthp(Q1)|以上，因此接通第一PMOS晶體管Q1。

另一方面，在期間T1，第二存儲單元65為斷開，因此節(jié)點G4(第二PMOS晶體管Q2的源極電位)是不定值(大致為零)。因此，第二PMOS晶體管Q2的柵極-源極間電壓(G4－G2)不到第二PMOS晶體管Q2的閾值|Vthp(Q2)|，因此第二PMOS晶體管Q2保持斷開。

通過第一PMOS晶體管Q1接通，節(jié)點G2的電位變化為與存儲器電源相同的高電平(期間T2)。節(jié)點G2的電位上升時，第二NMOS晶體管Q4接通，節(jié)點G1的電位變化為低電平(接地電平)(期間T2)。在該狀態(tài)下，電路繼續(xù)穩(wěn)定(期間T3)。

這樣，根據(jù)本結(jié)構(gòu)，即使沒有讀出用控制時鐘等，也能夠與存儲器電源大致同時地確定數(shù)據(jù)輸出。

圖11是表示存儲部60的結(jié)構(gòu)的第三例的圖。對于與第一例和第二例相同的結(jié)構(gòu)，援引第一例和第二的上述說明。圖11的存儲電路72相對于圖8的結(jié)構(gòu)，是變更一對存儲單元64、65以及一對選擇晶體管62、63中的一個而得的電路。

將第一PMOS晶體管Q1串聯(lián)地插入連接到存儲器電源和一對存儲單元64、65中的一方的存儲單元64間。另一方面，將第二PMOS晶體管Q2串聯(lián)地插入連接到存儲器電源和一對存儲單元64、65中的另一方的存儲單元65間。

在讀出來自一對存儲單元64、65的數(shù)據(jù)時，柵極控制信號和啟動信號CROSS_SW都是接通狀態(tài)。在該狀態(tài)下，參照圖12和圖13說明存儲器電源電壓上升時的圖11的存儲部60的動作。

圖12是表示對圖11方式的存儲部60進行了模型化的電路的一例的圖。圖13是表示圖11方式的存儲部60的動作的一例的圖。說明第一存儲單元64為接通狀態(tài)(數(shù)據(jù)寫入狀態(tài))且第二存儲單元65為斷開狀態(tài)(數(shù)據(jù)未寫入狀態(tài))時的電路動作例。

在期間T11，第二存儲單元65斷開，因此無法輸出與存儲器電源相同的高電平，因此節(jié)點G1(第一PMOS晶體管Q1的柵極電位)的初始狀態(tài)保持低電平。因此，第一PMOS晶體管Q1的柵極-源極間電壓在第一PMOS晶體管Q1的閾值|Vthp(Q1)|以上，因此第一PMOS晶體管Q1接通。

通過第一PMOS晶體管Q1接通，節(jié)點G2的電位從不定值變化為與存儲器電源相同的高電平(期間T12)。節(jié)點G2的電位上升時，第二NMOS晶體管Q4接通，由此節(jié)點G1的電位變化為低電平(接地電平)(期間T2)。在該狀態(tài)下，電路繼續(xù)穩(wěn)定(期間T13)。

這樣，根據(jù)本結(jié)構(gòu)，即使沒有讀出用控制時鐘等，也能夠與存儲器電源大致同時地確定數(shù)據(jù)輸出。

圖14是表示用于保護寫入到一對存儲單元64、65中的數(shù)據(jù)的數(shù)據(jù)保護電路80的一例的圖。存儲部60也可以具備寫入數(shù)據(jù)生成電路86、數(shù)據(jù)保護電路80以及邏輯電路85。數(shù)據(jù)保護電路80是在寫入數(shù)據(jù)生成電路86向一對存儲單元64、65寫入數(shù)據(jù)后，禁止一對存儲單元64、65的數(shù)據(jù)寫入的寫入禁止電路的一例。接著，參照圖14和圖15說明數(shù)據(jù)寫入禁止動作的一例。

在向一對存儲單元64、65進行數(shù)據(jù)寫入的期間，寫入數(shù)據(jù)生成電路86輸出寫入數(shù)據(jù)Wa、Wb，邏輯電路85使允許向一對存儲單元64、65寫入數(shù)據(jù)的寫入允許信號有效化。通過寫入允許信號的有效化，一對開關(guān)87、88接通。 由此，將寫入數(shù)據(jù)Wa寫入到第一存儲單元64中，將寫入數(shù)據(jù)Wb寫入到第二存儲單元65中。

寫入數(shù)據(jù)由寫入數(shù)據(jù)生成電路被控制，并進行寫入。寫入數(shù)據(jù)生成電路86在進行將數(shù)據(jù)輸出設(shè)定為高電平時的存儲器的寫入的情況下，將數(shù)據(jù)Wa設(shè)為高電平，將數(shù)據(jù)Wb設(shè)為低電平。由此，存儲單元65接通。另一方面，寫入數(shù)據(jù)生成電路86在進行將數(shù)據(jù)輸出設(shè)定為低電平時的存儲器的寫入的情況下，將數(shù)據(jù)Wa設(shè)為低電平，將數(shù)據(jù)Wb設(shè)為高電平。由此，存儲單元64接通。因此，寫入到一對存儲單元64、65中的數(shù)據(jù)的電平一定反相。在該狀態(tài)下，數(shù)據(jù)保護電路80為非激活狀態(tài)，寫入允許信號為激活狀態(tài)，存儲單元為能夠?qū)懭霠顟B(tài)。

接著，寫入數(shù)據(jù)生成電路86對存儲單元完成寫入后，數(shù)據(jù)保護電路用柵極控制信號成為有效，晶體管81接通。并且，邏輯電路85使數(shù)據(jù)保護電路用寫入允許信號有效化，由此晶體管84接通。由此，保護位的存儲器82能夠進行寫入。

保護位的存儲器82被寫入時，數(shù)據(jù)保護信號輸出存儲器電源的電平，保護動作變?yōu)橛行В壿嬰娐?5將一對開關(guān)87、88固定為斷開，由此使所有數(shù)據(jù)存儲器的寫入允許信號變?yōu)闊o效。因此，能夠防止數(shù)據(jù)用存儲器的再寫入和誤寫入，對數(shù)據(jù)存儲器信息的保護具有效果。

通過向PMOS晶體管的源極施加高電壓，向接地端吸引電荷來進行向存儲單元的寫入。因此，從存儲單元向接地端連接的路徑，例如一對開關(guān)87、88的路徑消失時，不能向存儲單元寫入數(shù)據(jù)。因此，能夠防止向一對存儲單元64、65的數(shù)據(jù)的誤寫入。

以上，根據(jù)實施方式說明了電池保護集成電路，但本發(fā)明并不限定于上述實施方式。與其他實施方式的一部分或全部的組合、置換等各種變形和改良也在本發(fā)明的范圍內(nèi)。

例如，用于選擇靜態(tài)地輸出數(shù)據(jù)的存儲單元的選擇晶體管也可以位于存儲單元和接地端之間。例如，在圖5中，也可以將第一選擇晶體管62串聯(lián)連接至第一存儲單元64和輸出節(jié)點B之間，也可以將第二選擇晶體管63串聯(lián)連接至第二存儲單元65和輸出節(jié)點A之間。