本發(fā)明涉及一種儲(chǔ)能裝置，尤其是涉及一種混合儲(chǔ)能裝置。

背景技術(shù)：

混合儲(chǔ)能裝置是一種將兩種或者兩種以上的儲(chǔ)能器件通過(guò)電力連接件連接組合在一起得到的新型儲(chǔ)能裝置。目前，混合儲(chǔ)能裝置已廣泛被應(yīng)用于對(duì)系統(tǒng)電源的響應(yīng)速度和續(xù)航能力均具有較高要求的場(chǎng)合，如混合動(dòng)力汽車動(dòng)力系統(tǒng)、載重汽車懸架減振控制系統(tǒng)、磁流變阻尼器減震控制器系統(tǒng)及其后備電源系統(tǒng)等，混合儲(chǔ)能裝置為這些系統(tǒng)提供能量，使這些系統(tǒng)能實(shí)現(xiàn)快速性和續(xù)航能力的雙重要求。

混合儲(chǔ)能裝置所使用的儲(chǔ)能器件通常有電化學(xué)儲(chǔ)能器件、電場(chǎng)能儲(chǔ)能器件和機(jī)械能儲(chǔ)能器件等。電化學(xué)儲(chǔ)能器件是利用電極氧化還原反應(yīng)原理實(shí)現(xiàn)能量存儲(chǔ)和釋放，如鉛酸電池，其優(yōu)點(diǎn)在于具有較高的能量存儲(chǔ)密度，能夠?qū)崿F(xiàn)大容量能量存儲(chǔ),缺點(diǎn)在于功率密度較低,難以實(shí)現(xiàn)大電流持續(xù)快速放電，且電極反應(yīng)過(guò)程受環(huán)境溫度影響較大，溫度過(guò)低時(shí)化學(xué)反應(yīng)難以進(jìn)行，除此之外，由于電極氧化還原反應(yīng)會(huì)破壞電極物理結(jié)構(gòu)，導(dǎo)致通常普通鉛酸電池充放電循環(huán)壽命僅為200-300次，大大增加了維護(hù)和使用成本；電場(chǎng)能儲(chǔ)能器件是利用雙電層理論實(shí)現(xiàn)能量的存儲(chǔ)和釋放，雙電層超級(jí)電容、法拉第準(zhǔn)電容等，優(yōu)點(diǎn)在于具有較大的功率密度，充放電速度快、受溫度影響較小，充放電循環(huán)壽命可達(dá)10萬(wàn)次以上，但是缺點(diǎn)在于能量密度較小，同體積下較電化學(xué)儲(chǔ)能器件難以實(shí)現(xiàn)大容量的能量存儲(chǔ)；機(jī)械能儲(chǔ)能器件是利用飛輪轉(zhuǎn)動(dòng)所具有的機(jī)械能和發(fā)電機(jī)之間的能量轉(zhuǎn)換原理實(shí)現(xiàn)能量的存儲(chǔ)和釋放，目前主要應(yīng)用于飛輪儲(chǔ)能電池，優(yōu)點(diǎn)在于轉(zhuǎn)換效率較高，但是缺點(diǎn)也較為明顯，飛輪儲(chǔ)能對(duì)飛輪的機(jī)械加工精度要求和系統(tǒng)的密封條件要求較高。混合儲(chǔ)能裝置所使用的電力連接件有雙向功率變換器和電感線圈等，雙向功率變換器由功率開(kāi)關(guān)器件、驅(qū)動(dòng)器件、脈寬調(diào)制器件和反饋器件構(gòu)成，能夠?qū)崿F(xiàn)功率流的雙向流動(dòng)，電感線圈采用銣鐵磁芯和漆包銅線繞制而成，能夠?qū)敵鲭娏骷y波進(jìn)行平抑，同時(shí)對(duì)短時(shí)功率進(jìn)行分配。

儲(chǔ)能器件和電力連接件的不同組合方式構(gòu)成了不同的混合儲(chǔ)能裝置。現(xiàn)有的一種混合儲(chǔ)能裝置采用超級(jí)電容器和其他儲(chǔ)能器件混合連接構(gòu)成，該混合儲(chǔ)能裝置連接方式的不同可以分為兩類：直接并聯(lián)儲(chǔ)能裝置和間接并聯(lián)儲(chǔ)能裝置。超級(jí)電容器和其他儲(chǔ)能器件(如鉛酸電池、鎳氫電池和鋰電池)正負(fù)極直接并聯(lián)在一起為負(fù)載供電的混合儲(chǔ)能裝置被稱為直接并聯(lián)儲(chǔ)能裝置。直接并聯(lián)儲(chǔ)能裝置雖然結(jié)構(gòu)簡(jiǎn)單，但是其無(wú)法實(shí)現(xiàn)對(duì)功率在超級(jí)電容和化學(xué)電源間的分配，很少被使用。間接并聯(lián)儲(chǔ)能裝置又分為變換器耦合儲(chǔ)能裝置和扼流圈耦合儲(chǔ)能裝置兩類。其他儲(chǔ)能器件(如鉛酸電池、鎳氫電池和鋰電池)直接并聯(lián)在負(fù)載兩端，超級(jí)電容器與雙向功率變換器并聯(lián)，雙向功率變換器的輸出端與負(fù)載并聯(lián)的混合儲(chǔ)能裝置被稱為變換器耦合儲(chǔ)能裝置。變換器耦合儲(chǔ)能裝置能夠?qū)Τ?jí)電容器輸出電壓進(jìn)行控制，保持與化學(xué)電源電壓匹配，但是由于雙向功率變換器存在延遲，無(wú)法發(fā)揮超級(jí)電容器快速放電能力，對(duì)于負(fù)載端功率變化的響應(yīng)速度較慢。超級(jí)電容器正極串聯(lián)扼流線圈，再與其他儲(chǔ)能器件(如鉛酸電池、鎳氫電池和鋰電池一起并聯(lián)在負(fù)載兩端的混合儲(chǔ)能裝置被稱為扼流圈耦合儲(chǔ)能裝置。扼流圈耦合儲(chǔ)能裝置結(jié)構(gòu)簡(jiǎn)單，能夠?qū)Χ虝r(shí)功率進(jìn)行分配，但是其電壓不均衡，容易造成超級(jí)電容器和化學(xué)電源間的“互沖”現(xiàn)象，當(dāng)負(fù)載功率變化時(shí)，快速響應(yīng)能力不足。

鑒此，設(shè)計(jì)一種對(duì)負(fù)載功率變化的響應(yīng)速度較快，可持續(xù)供電能力強(qiáng)，且使用壽命長(zhǎng)的混合儲(chǔ)能裝置具有重要意義。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種對(duì)負(fù)載功率變化的響應(yīng)速度較快，可持續(xù)供電能力強(qiáng)，且使用壽命長(zhǎng)的混合儲(chǔ)能裝置。

本發(fā)明解決上述技術(shù)問(wèn)題所采用的技術(shù)方案為：一種混合儲(chǔ)能裝置，包括脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池，所述的功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，所述的死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，所述的鉛酸電池的正極和所述的功率開(kāi)關(guān)電路的電源端連接，所述的鉛酸電池的負(fù)極接地，所述的采樣比較電路的輸出端和所述的脈沖寬度調(diào)制電路的輸入端連接，所述的脈沖寬度調(diào)制電路的輸出端和所述的死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，所述的死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和所述的功率開(kāi)關(guān)電路的第一輸入端連接，所述的死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和所述的功率開(kāi)關(guān)電路的第二輸入端連接，所述的功率開(kāi)關(guān)電路的輸出端分別與所述的超級(jí)電容電器的輸入端和所述的采樣比較電路的輸入端連接。

所述的功率開(kāi)關(guān)電路包括第一NMOS管、第二NMOS管、第一二極管、第二二極管、第一電阻、第二電阻、第一電感和第一電容；所述的第一二極管的負(fù)極和所述的第一電阻的一端連接且其連接端為所述的功率開(kāi)關(guān)電路的第一輸入端，所述的第二二極管的負(fù)極和所述的第二電阻的一端連接且其連接端為所述的功率開(kāi)關(guān)電路的第二輸入端，所述的第一二極管的正極、所述的第一電阻的另一端和所述的第一NMOS管的柵極連接，所述的第一NMOS管的漏極為所述的功率開(kāi)關(guān)電路的電源端，所述的第一NMOS管的源極、所述的第二NMOS管的漏極和所述的第一電感的一端連接，所述的第二NMOS管的源極和所述的第一電容的一端均接地，所述的第二NMOS管的柵極、所述的第二二極管的正極和所述的第二電阻的一端連接，所述的第一電感的另一端和所述的第一電容的另一端連接且其連接端為所述的功率開(kāi)關(guān)電路的輸出端。該結(jié)構(gòu)中，功率開(kāi)關(guān)電路的第一輸入端和第二輸入端分別接入死區(qū)延時(shí)驅(qū)動(dòng)電路生成的兩路互補(bǔ)的死區(qū)延時(shí)驅(qū)動(dòng)信號(hào)，在延時(shí)時(shí)間達(dá)到后，第一NMOS管和第二NMOS管互補(bǔ)導(dǎo)通，將鉛酸電池輸出的連續(xù)直流電壓轉(zhuǎn)換成離散的脈沖方波，該脈沖方波通過(guò)第一電感和第一電容構(gòu)成的低通濾波器網(wǎng)絡(luò)，得到穩(wěn)定的直流電壓輸出，給負(fù)載提供能量。

所述的超級(jí)電容電路包括第二電感、第二電容、第三電容、第三電阻和第四電阻；所述的第二電感的一端和所述的第二電容的一端連接且其連接端為所述的超級(jí)電容電路的輸入端，所述的第二電感的另一端和所述的第三電阻的一端連接，所述的第三電阻的另一端分別與所述的第四電阻的一端和所述的第三電容的一端連接，所述的第二電容的另一端、所述的第四電阻的另一端和所述的第三電容的另一端均接地。該結(jié)構(gòu)中，當(dāng)超級(jí)電容電路處于充電狀態(tài)時(shí)，超級(jí)電容電路通過(guò)其輸入端從功率開(kāi)關(guān)電路處獲得電能并儲(chǔ)存在第二電容和第三電容中，當(dāng)超級(jí)電容電路處于放電狀態(tài)時(shí)，主要存儲(chǔ)在第三電容中的電場(chǎng)能，通過(guò)第二電感迅速饋送至與功率開(kāi)關(guān)電路的輸出端連接的負(fù)載上，由此快速響應(yīng)負(fù)載的功率變化。

所述的采樣比較電路包括型號(hào)為L(zhǎng)M741的第一芯片、型號(hào)為L(zhǎng)M741的第二芯片、型號(hào)為L(zhǎng)M741的第三芯片、第一滑動(dòng)變阻器、第二滑動(dòng)變阻器、第五電阻、第六電阻、第七電阻、第八電阻、第九電阻、第十電阻和第四電容；所述的第一滑動(dòng)變阻器的一端為所述的采樣比較電路的輸入端，所述的第一滑動(dòng)變阻器的另一端接地，所述的第一滑動(dòng)變阻器的滑動(dòng)端和所述的第一芯片的第3腳連接，所述的第一芯片的第2腳、所述的第一芯片的第6腳和所述的第七電阻的一端連接，所述的第一芯片的第4腳接入-15V電壓，所述的第一芯片的第7腳接入+15V電壓，所述的第五電阻的一端接入+12V電壓，所述的第五電阻的另一端、所述的第六電阻的一端和所述的第二芯片的第3腳連接，所述的第六電阻的另一端接地，所述的第二芯片的第2腳、所述的第二芯片的第6腳、所述的第八電阻的一端和所述的第四電容的一端連接，所述的第二芯片的第4腳接入-15V電壓，所述的第二芯片的第7腳接入+15V電壓，所述的第七電阻的另一端、所述的第九電阻的一端和所述的第三芯片的第3腳連接，所述的第九電阻的另一端接地，所述的第八電阻的另一端、所述的第四電容的另一端、所述的第十電阻的一端和所述的第三芯片的第2腳連接，所述的第十電阻的另一端和所述的第三芯片的第6腳連接且其連接端為所述的采樣比較電路的輸出端，所述的第三芯片的第4腳接入-5V電壓，所述的第三芯片的第7腳接入+5V電壓，所述的第三芯片的第1腳和所述的第二滑動(dòng)變阻器的一端連接，所述的第三芯片的第5腳和所述的第二滑動(dòng)變阻器的另一端連接，所述的第二滑動(dòng)變阻器的滑動(dòng)端接入-5V電壓。該結(jié)構(gòu)中，第一滑動(dòng)變阻器和功率開(kāi)關(guān)電路的輸出端連接采集負(fù)載端電壓，分壓后送入第一芯片的第3腳，+12V電壓經(jīng)過(guò)第五電阻和第六電阻分壓后形成參考電壓送入第二芯片的第3腳，第一芯片的第6腳輸出的信號(hào)通過(guò)第七電阻和第九電阻構(gòu)成的補(bǔ)償比較網(wǎng)絡(luò)送入第三芯片的第3腳，第二芯片的第6腳輸出的信號(hào)經(jīng)過(guò)第八電阻和第十電阻構(gòu)成的補(bǔ)償比較網(wǎng)絡(luò)送入第三芯片的第2腳，獲得的反饋放大信號(hào)，經(jīng)第三芯片的第6腳輸出，送入脈沖寬度調(diào)制電路中作為反饋信號(hào)。

所述的脈沖寬度調(diào)制電路包括型號(hào)為NE555的第四芯片、型號(hào)為L(zhǎng)M358的第五芯片、型號(hào)為L(zhǎng)M311的第六芯片、第十一電阻、第十二電阻、第十三電阻、第十四電阻、第十五電阻、第十六電阻、第十七電阻、第三二極管、第四二極管、第五電容、第六電容和第七電容；所述的第四芯片的第1腳接地，所述的第四芯片的第2腳、所述的第四芯片的第6腳和所述的第四二極管的負(fù)極連接，所述的第四二極管的正極、所述的第十二電阻的一端、所述的第十三電阻的一端和所述的第四芯片的第7腳連接，所述的第十二電阻的另一端和所述的第三二極管的負(fù)極連接，所述的第三二極管的正極和所述的第六電容的一端連接，所述的第六電容的另一端接地，所述的第十三電阻的另一端接入+5V電壓，所述的第四芯片的第3腳和所述的第十一電阻的一端連接，所述的第四芯片的第4腳接入+5V電壓，所述的第四芯片的第5腳和所述的第五電容的一端連接，所述的第五電容的另一端接地，所述的第四芯片的第8腳接入+5V電壓，所述的第十一電阻的另一端、所述的第七電容的一端和所述的第五芯片的第2腳連接，所述的第七電容的另一端、所述的第五芯片的第1腳和所述的第六芯片的第3腳連接，所述的第五芯片的第3腳、所述的第十四電阻的一端和所述的第十五電阻的一端連接，所述的第十四電阻的另一端接入+5V電壓，所述的第十五電阻的另一端接地，所述的第五芯片的第4腳接地，所述的第五芯片的第8腳接入+5V電壓，所述的第六芯片的第1腳接地，所述的第六芯片的第2腳為所述的脈沖寬度調(diào)制電路的輸入端，所述的第六芯片的第4腳接入-5V電壓，所述的第六芯片的第5腳和第8腳接入+5V電壓，所述的第六芯片的第6腳和所述的第十七電阻的一端連接，所述的第十七電阻的另一端和所述的第十六電阻的一端均接入+5V電壓，所述的第十六電阻的另一端和所述的第六芯片的第7腳連接且其連接端為所述的脈沖寬度調(diào)制電路的輸出端。該結(jié)構(gòu)中，第四芯片的第3腳產(chǎn)生頻率50KHz、幅值5V的方波經(jīng)過(guò)第十一電阻送入第五芯片的第2腳，第五芯片的第1腳產(chǎn)生三角波送入第六芯片的第3腳、該三角波與第五芯片的第2腳接入的輸入電壓(采樣比較電路輸出的反饋電壓信號(hào))比較形成脈沖寬度調(diào)制信號(hào)，由第五芯片的第7腳輸出，由此實(shí)現(xiàn)脈沖寬度調(diào)制信號(hào)的精確生成。

所述的死區(qū)延時(shí)驅(qū)動(dòng)電路包括型號(hào)為4001的第七芯片、型號(hào)為4001的第八芯片、型號(hào)為74HC14的第九芯片、型號(hào)為74S00的第十芯片、型號(hào)為7414的第十一芯片、型號(hào)為7414的第十二芯片、型號(hào)為7414的第十三芯片、型號(hào)為IR2101的第十四芯片、第八電容、第九電容、第十電容、第十一電容、第十二電容、第五二極管、第六二極管、第十八電阻、第十九電阻、第二十電阻和第二十一電阻；所述的第七芯片的第1腳、所述的第十八電阻的一端和所述的第九芯片的第2腳連接，所述的第十八電阻的另一端、所述的第七芯片的第2腳和所述的第八電容的一端連接，所述的第八電容的另一端接地，所述的第七芯片的第3腳和所述的第十四芯片的第2腳連接，所述的第九芯片的第1腳、所述的第八芯片的第1腳和所述的第十九電阻的一端連接且其連接端為所述的死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端，所述的第十九電阻的另一端、所述的第九電容的一端和所述的第八芯片的第2腳連接，所述的第九電容的另一端接地，所述的第八芯片的第3腳和所述的第十芯片的第1腳連接，所述的第十芯片的第2腳和所述的第十一芯片的第2腳連接，所述的第十一芯片的第1腳和所述的第十二芯片的第2腳連接，所述的第十二芯片的第1腳和所述的第二十電阻的一端連接，所述的第二十電阻的另一端、所述的第二十一電阻的一端、所述的第十二電容的一端和所述的第六二極管的正極連接，所述的第二十一電阻的另一端和所述的第六二極管的負(fù)極均接入+5V電壓，所述的第十二電容的另一端接地，所述的第十芯片的第3腳和所述的第十三芯片的第1腳連接，所述的第十三芯片的第2腳和所述的第十四芯片的第3腳連接，所述的第十四芯片的第4腳接地，所述的第十四芯片的第1腳、所述的第十電容的一端和所述的第五二極管的正極均接入+12V電壓，所述的第十電容的另一端接地，所述的第五二極管的負(fù)極和所述的第十一電容的一端連接，所述的第十一電容的另一端、所述的第十四芯片的第6腳和所述的第十四芯片的第8腳連接，所述的第十四芯片的第7腳為所述的死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端，所述的第十四芯片的第5腳為所述的死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端。死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端接入的死區(qū)延時(shí)驅(qū)動(dòng)信號(hào)分為兩路，一路通過(guò)第九芯片輸入第七芯片的第1腳，經(jīng)過(guò)第十八電阻和第八電容的延時(shí)作用，第七芯片的第3腳輸出帶有死區(qū)特性的第一方波信號(hào)至，另一路輸入第八芯片的第1腳，經(jīng)過(guò)第十九電阻和第九電容的延時(shí)作用，第八芯片的第3腳輸出帶有死區(qū)特性的第二方波信號(hào)，第一方波信號(hào)和第二方波信號(hào)互補(bǔ)，第八芯片的第3腳輸出的第二方波信號(hào)被輸送至第十芯片的第1腳，第十芯片、第十一芯片、第十二芯片、第十三芯片、第二十電阻、第二十一電阻、第十二電容和第六二極管構(gòu)成延時(shí)電路，使得第十三芯片的第2腳輸出信號(hào)存在延時(shí)，即死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端相對(duì)于第一輸出端存在輸出延時(shí)，由此保證功率開(kāi)關(guān)電路中的第一NMOS管先導(dǎo)通，實(shí)現(xiàn)對(duì)功率開(kāi)關(guān)電路的精確驅(qū)動(dòng)。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于通過(guò)脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池構(gòu)成混合儲(chǔ)能裝置，，功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，鉛酸電池的正極和功率開(kāi)關(guān)電路的電源端連接，鉛酸電池的負(fù)極接地，采樣比較電路的輸出端和脈沖寬度調(diào)制電路的輸入端連接，脈沖寬度調(diào)制電路的輸出端和死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和功率開(kāi)關(guān)電路的第一輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和功率開(kāi)關(guān)電路的第二輸入端連接，功率開(kāi)關(guān)電路的輸出端分別與超級(jí)電容電器的輸入端和采樣比較電路的輸入端連接，功率開(kāi)關(guān)電路將鉛酸電池輸出的連續(xù)直流電壓轉(zhuǎn)換成離散的脈沖方波輸出，采樣比較電路采集功率開(kāi)關(guān)電路的輸出信號(hào)反饋給脈沖寬度調(diào)制電路，脈沖寬度調(diào)制電路生成調(diào)制信號(hào)輸送給死區(qū)延時(shí)驅(qū)動(dòng)電路，死區(qū)延時(shí)驅(qū)動(dòng)電路生成驅(qū)動(dòng)信號(hào)控制功率開(kāi)關(guān)電路的開(kāi)關(guān)；在充電階段，超級(jí)電容電路直接從功率變換器輸出端獲取電能，鉛酸電池間接通過(guò)反向工作的功率變換器從輸出端獲得反向流入的電能；在放電開(kāi)始階段，由于超級(jí)電容電路直接并聯(lián)在負(fù)載兩端，率先向負(fù)載端供能，超級(jí)電容電路輸出電流迅速增大補(bǔ)償負(fù)載電能需求，隨后呈指數(shù)趨勢(shì)逐漸減小直至為零，與此同時(shí)由于功率變換器的延遲作用，鉛酸電池的輸出電流在開(kāi)始階段則呈指數(shù)趨勢(shì)緩慢增加直至達(dá)到負(fù)載電流值后穩(wěn)定供能，即在開(kāi)始階段超級(jí)電容電路提供瞬時(shí)能量，隨后由鉛酸電池提供持續(xù)能量供給，這樣的混合能量配置方法可以充分發(fā)揮超級(jí)電容電路放電速度快，功率密度大和鉛酸電池能量密度大的優(yōu)點(diǎn)，提高系統(tǒng)的響應(yīng)速度和大功率帶載能力，可持續(xù)供電能力強(qiáng)，與單一使用鉛酸電池的儲(chǔ)能裝置相比，該混合儲(chǔ)能裝置的階躍響應(yīng)時(shí)間縮短到0.32ms，能夠更快地響應(yīng)負(fù)載功率需求，同時(shí)，當(dāng)負(fù)載為脈沖波動(dòng)型負(fù)載時(shí)，超級(jí)電容電路的端電流能夠快速補(bǔ)償負(fù)載端的波動(dòng)功率需求，減少鉛酸電池輸出電流的波動(dòng)，在長(zhǎng)期運(yùn)行中延長(zhǎng)鉛酸電池使用壽命，提高混合儲(chǔ)能系統(tǒng)的穩(wěn)定性。

附圖說(shuō)明

圖1為本發(fā)明的混合儲(chǔ)能裝置的結(jié)構(gòu)框圖；

圖2為本發(fā)明的混合儲(chǔ)能裝置的鉛酸電池的電路圖；

圖3為本發(fā)明的混合儲(chǔ)能裝置的功率開(kāi)關(guān)電路的電路圖；

圖4為本發(fā)明的混合儲(chǔ)能裝置的超級(jí)電容電路的電路圖；

圖5為本發(fā)明的混合儲(chǔ)能裝置的采樣比較電路的電路圖；

圖6為本發(fā)明的混合儲(chǔ)能裝置的脈沖寬度調(diào)制電路的電路圖；

圖7為本發(fā)明的混合儲(chǔ)能裝置的死區(qū)延時(shí)驅(qū)動(dòng)電路的電路圖；

圖8為現(xiàn)有技術(shù)的單一鉛酸鉛酸電池儲(chǔ)能裝置的9V階躍響應(yīng)曲線圖；

圖9為本發(fā)明的混合儲(chǔ)能裝置的9V階躍響應(yīng)曲線圖；

圖10為本發(fā)明的混合儲(chǔ)能裝置對(duì)外加功率擾動(dòng)的響應(yīng)速度曲線。

具體實(shí)施方式

以下結(jié)合附圖實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。

實(shí)施例一：如圖1所示，一種混合儲(chǔ)能裝置，包括脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池，功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，鉛酸電池的正極和功率開(kāi)關(guān)電路的電源端連接，鉛酸電池的負(fù)極接地，采樣比較電路的輸出端和脈沖寬度調(diào)制電路的輸入端連接，脈沖寬度調(diào)制電路的輸出端和死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和功率開(kāi)關(guān)電路的第一輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和功率開(kāi)關(guān)電路的第二輸入端連接，功率開(kāi)關(guān)電路的輸出端分別與超級(jí)電容電器的輸入端和采樣比較電路的輸入端連接。

實(shí)施例二：如圖1所示，一種混合儲(chǔ)能裝置，包括脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池，功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，鉛酸電池的正極和功率開(kāi)關(guān)電路的電源端連接，鉛酸電池的負(fù)極接地，采樣比較電路的輸出端和脈沖寬度調(diào)制電路的輸入端連接，脈沖寬度調(diào)制電路的輸出端和死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和功率開(kāi)關(guān)電路的第一輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和功率開(kāi)關(guān)電路的第二輸入端連接，功率開(kāi)關(guān)電路的輸出端分別與超級(jí)電容電器的輸入端和采樣比較電路的輸入端連接。

如圖2所示，本實(shí)施例中，功率開(kāi)關(guān)電路包括第一NMOS管Q1、第二NMOS管Q2、第一二極管D1、第二二極管D2、第一電阻R1、第二電阻R2、第一電感L1和第一電容C1；第一二極管D1的負(fù)極和第一電阻R1的一端連接且其連接端為功率開(kāi)關(guān)電路的第一輸入端，第二二極管D2的負(fù)極和第二電阻R2的一端連接且其連接端為功率開(kāi)關(guān)電路的第二輸入端，第一二極管D1的正極、第一電阻R1的另一端和第一NMOS管Q1的柵極連接，第一NMOS管Q1的漏極為功率開(kāi)關(guān)電路的電源端，第一NMOS管Q1的源極、第二NMOS管Q2的漏極和第一電感L1的一端連接，第二NMOS管Q2的源極和第一電容C1的一端均接地，第二NMOS管Q2的柵極、第二二極管D2的正極和第二電阻R2的一端連接，第一電感L1的另一端和第一電容C1的另一端連接且其連接端為功率開(kāi)關(guān)電路的輸出端。

實(shí)施例三：如圖1所示，一種混合儲(chǔ)能裝置，包括脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池，功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，鉛酸電池的正極和功率開(kāi)關(guān)電路的電源端連接，鉛酸電池的負(fù)極接地，采樣比較電路的輸出端和脈沖寬度調(diào)制電路的輸入端連接，脈沖寬度調(diào)制電路的輸出端和死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和功率開(kāi)關(guān)電路的第一輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和功率開(kāi)關(guān)電路的第二輸入端連接，功率開(kāi)關(guān)電路的輸出端分別與超級(jí)電容電器的輸入端和采樣比較電路的輸入端連接。

如圖2所示，本實(shí)施例中，功率開(kāi)關(guān)電路包括第一NMOS管Q1、第二NMOS管Q2、第一二極管D1、第二二極管D2、第一電阻R1、第二電阻R2、第一電感L1和第一電容C1；第一二極管D1的負(fù)極和第一電阻R1的一端連接且其連接端為功率開(kāi)關(guān)電路的第一輸入端，第二二極管D2的負(fù)極和第二電阻R2的一端連接且其連接端為功率開(kāi)關(guān)電路的第二輸入端，第一二極管D1的正極、第一電阻R1的另一端和第一NMOS管Q1的柵極連接，第一NMOS管Q1的漏極為功率開(kāi)關(guān)電路的電源端，第一NMOS管Q1的源極、第二NMOS管Q2的漏極和第一電感L1的一端連接，第二NMOS管Q2的源極和第一電容C1的一端均接地，第二NMOS管Q2的柵極、第二二極管D2的正極和第二電阻R2的一端連接，第一電感L1的另一端和第一電容C1的另一端連接且其連接端為功率開(kāi)關(guān)電路的輸出端。

如圖3所示，本實(shí)施例中，超級(jí)電容電路包括第二電感L2、第二電容C2、第三電容C3、第三電阻R3和第四電阻R4；第二電感L2的一端和第二電容C2的一端連接且其連接端為超級(jí)電容電路的輸入端，第二電感L2的另一端和第三電阻R3的一端連接，第三電阻R3的另一端分別與第四電阻R4的一端和第三電容C3的一端連接，第二電容C2的另一端、第四電阻R4的另一端和第三電容C3的另一端均接地。

實(shí)施例四：如圖1所示，一種混合儲(chǔ)能裝置，包括脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池，功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，鉛酸電池的正極和功率開(kāi)關(guān)電路的電源端連接，鉛酸電池的負(fù)極接地，采樣比較電路的輸出端和脈沖寬度調(diào)制電路的輸入端連接，脈沖寬度調(diào)制電路的輸出端和死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和功率開(kāi)關(guān)電路的第一輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和功率開(kāi)關(guān)電路的第二輸入端連接，功率開(kāi)關(guān)電路的輸出端分別與超級(jí)電容電器的輸入端和采樣比較電路的輸入端連接。

如圖2所示，本實(shí)施例中，功率開(kāi)關(guān)電路包括第一NMOS管Q1、第二NMOS管Q2、第一二極管D1、第二二極管D2、第一電阻R1、第二電阻R2、第一電感L1和第一電容C1；第一二極管D1的負(fù)極和第一電阻R1的一端連接且其連接端為功率開(kāi)關(guān)電路的第一輸入端，第二二極管D2的負(fù)極和第二電阻R2的一端連接且其連接端為功率開(kāi)關(guān)電路的第二輸入端，第一二極管D1的正極、第一電阻R1的另一端和第一NMOS管Q1的柵極連接，第一NMOS管Q1的漏極為功率開(kāi)關(guān)電路的電源端，第一NMOS管Q1的源極、第二NMOS管Q2的漏極和第一電感L1的一端連接，第二NMOS管Q2的源極和第一電容C1的一端均接地，第二NMOS管Q2的柵極、第二二極管D2的正極和第二電阻R2的一端連接，第一電感L1的另一端和第一電容C1的另一端連接且其連接端為功率開(kāi)關(guān)電路的輸出端。

如圖3所示，本實(shí)施例中，超級(jí)電容電路包括第二電感L2、第二電容C2、第三電容C3、第三電阻R3和第四電阻R4；第二電感L2的一端和第二電容C2的一端連接且其連接端為超級(jí)電容電路的輸入端，第二電感L2的另一端和第三電阻R3的一端連接，第三電阻R3的另一端分別與第四電阻R4的一端和第三電容C3的一端連接，第二電容C2的另一端、第四電阻R4的另一端和第三電容C3的另一端均接地。

如圖4所示，本實(shí)施例中，采樣比較電路包括型號(hào)為L(zhǎng)M741的第一芯片U1、型號(hào)為L(zhǎng)M741的第二芯片U2、型號(hào)為L(zhǎng)M741的第三芯片U3、第一滑動(dòng)變阻器RV1、第二滑動(dòng)變阻器RV2、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10和第四電容C4；第一滑動(dòng)變阻器RV1的一端為采樣比較電路的輸入端，第一滑動(dòng)變阻器RV1的另一端接地，第一滑動(dòng)變阻器RV1的滑動(dòng)端和第一芯片U1的第3腳連接，第一芯片U1的第2腳、第一芯片U1的第6腳和第七電阻R7的一端連接，第一芯片U1的第4腳接入-15V電壓，第一芯片U1的第7腳接入+15V電壓，第五電阻R5的一端接入+12V電壓，第五電阻R5的另一端、第六電阻R6的一端和第二芯片U2的第3腳連接，第六電阻R6的另一端接地，第二芯片U2的第2腳、第二芯片U2的第6腳、第八電阻R8的一端和第四電容C4的一端連接，第二芯片U2的第4腳接入-15V電壓，第二芯片U2的第7腳接入+15V電壓，第七電阻R7的另一端、第九電阻R9的一端和第三芯片U3的第3腳連接，第九電阻R9的另一端接地，第八電阻R8的另一端、第四電容C4的另一端、第十電阻R10的一端和第三芯片U3的第2腳連接，第十電阻R10的另一端和第三芯片U3的第6腳連接且其連接端為采樣比較電路的輸出端，第三芯片U3的第4腳接入-5V電壓，第三芯片U3的第7腳接入+5V電壓，第三芯片U3的第1腳和第二滑動(dòng)變阻器RV2的一端連接，第三芯片U3的第5腳和第二滑動(dòng)變阻器RV2的另一端連接，第二滑動(dòng)變阻器RV2的滑動(dòng)端接入-5V電壓。

實(shí)施例五：如圖1所示，一種混合儲(chǔ)能裝置，包括脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池，功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，鉛酸電池的正極和功率開(kāi)關(guān)電路的電源端連接，鉛酸電池的負(fù)極接地，采樣比較電路的輸出端和脈沖寬度調(diào)制電路的輸入端連接，脈沖寬度調(diào)制電路的輸出端和死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和功率開(kāi)關(guān)電路的第一輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和功率開(kāi)關(guān)電路的第二輸入端連接，功率開(kāi)關(guān)電路的輸出端分別與超級(jí)電容電器的輸入端和采樣比較電路的輸入端連接。

如圖2所示，本實(shí)施例中，功率開(kāi)關(guān)電路包括第一NMOS管Q1、第二NMOS管Q2、第一二極管D1、第二二極管D2、第一電阻R1、第二電阻R2、第一電感L1和第一電容C1；第一二極管D1的負(fù)極和第一電阻R1的一端連接且其連接端為功率開(kāi)關(guān)電路的第一輸入端，第二二極管D2的負(fù)極和第二電阻R2的一端連接且其連接端為功率開(kāi)關(guān)電路的第二輸入端，第一二極管D1的正極、第一電阻R1的另一端和第一NMOS管Q1的柵極連接，第一NMOS管Q1的漏極為功率開(kāi)關(guān)電路的電源端，第一NMOS管Q1的源極、第二NMOS管Q2的漏極和第一電感L1的一端連接，第二NMOS管Q2的源極和第一電容C1的一端均接地，第二NMOS管Q2的柵極、第二二極管D2的正極和第二電阻R2的一端連接，第一電感L1的另一端和第一電容C1的另一端連接且其連接端為功率開(kāi)關(guān)電路的輸出端。

如圖3所示，本實(shí)施例中，超級(jí)電容電路包括第二電感L2、第二電容C2、第三電容C3、第三電阻R3和第四電阻R4；第二電感L2的一端和第二電容C2的一端連接且其連接端為超級(jí)電容電路的輸入端，第二電感L2的另一端和第三電阻R3的一端連接，第三電阻R3的另一端分別與第四電阻R4的一端和第三電容C3的一端連接，第二電容C2的另一端、第四電阻R4的另一端和第三電容C3的另一端均接地。

如圖4所示，本實(shí)施例中，采樣比較電路包括型號(hào)為L(zhǎng)M741的第一芯片U1、型號(hào)為L(zhǎng)M741的第二芯片U2、型號(hào)為L(zhǎng)M741的第三芯片U3、第一滑動(dòng)變阻器RV1、第二滑動(dòng)變阻器RV2、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10和第四電容C4；第一滑動(dòng)變阻器RV1的一端為采樣比較電路的輸入端，第一滑動(dòng)變阻器RV1的另一端接地，第一滑動(dòng)變阻器RV1的滑動(dòng)端和第一芯片U1的第3腳連接，第一芯片U1的第2腳、第一芯片U1的第6腳和第七電阻R7的一端連接，第一芯片U1的第4腳接入-15V電壓，第一芯片U1的第7腳接入+15V電壓，第五電阻R5的一端接入+12V電壓，第五電阻R5的另一端、第六電阻R6的一端和第二芯片U2的第3腳連接，第六電阻R6的另一端接地，第二芯片U2的第2腳、第二芯片U2的第6腳、第八電阻R8的一端和第四電容C4的一端連接，第二芯片U2的第4腳接入-15V電壓，第二芯片U2的第7腳接入+15V電壓，第七電阻R7的另一端、第九電阻R9的一端和第三芯片U3的第3腳連接，第九電阻R9的另一端接地，第八電阻R8的另一端、第四電容C4的另一端、第十電阻R10的一端和第三芯片U3的第2腳連接，第十電阻R10的另一端和第三芯片U3的第6腳連接且其連接端為采樣比較電路的輸出端，第三芯片U3的第4腳接入-5V電壓，第三芯片U3的第7腳接入+5V電壓，第三芯片U3的第1腳和第二滑動(dòng)變阻器RV2的一端連接，第三芯片U3的第5腳和第二滑動(dòng)變阻器RV2的另一端連接，第二滑動(dòng)變阻器RV2的滑動(dòng)端接入-5V電壓。

如圖5所示，本實(shí)施例中，脈沖寬度調(diào)制電路包括型號(hào)為NE555的第四芯片U4、型號(hào)為L(zhǎng)M358的第五芯片U5、型號(hào)為L(zhǎng)M311的第六芯片U6、第十一電阻R11、第十二電阻R12、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第三二極管D3、第四二極管D4、第五電容C5、第六電容C6和第七電容C7；第四芯片U4的第1腳接地，第四芯片U4的第2腳、第四芯片U4的第6腳和第四二極管D4的負(fù)極連接，第四二極管D4的正極、第十二電阻R12的一端、第十三電阻R13的一端和第四芯片U4的第7腳連接，第十二電阻R12的另一端和第三二極管D3的負(fù)極連接，第三二極管D3的正極和第六電容C6的一端連接，第六電容C6的另一端接地，第十三電阻R13的另一端接入+5V電壓，第四芯片U4的第3腳和第十一電阻R11的一端連接，第四芯片U4的第4腳接入+5V電壓，第四芯片U4的第5腳和第五電容C5的一端連接，第五電容C5的另一端接地，第四芯片U4的第8腳接入+5V電壓，第十一電阻R11的另一端、第七電容C7的一端和第五芯片U5的第2腳連接，第七電容C7的另一端、第五芯片U5的第1腳和第六芯片U6的第3腳連接，第五芯片U5的第3腳、第十四電阻R14的一端和第十五電阻R15的一端連接，第十四電阻R14的另一端接入+5V電壓，第十五電阻R15的另一端接地，第五芯片U5的第4腳接地，第五芯片U5的第8腳接入+5V電壓，第六芯片U6的第1腳接地，第六芯片U6的第2腳為脈沖寬度調(diào)制電路的輸入端，第六芯片U6的第4腳接入-5V電壓，第六芯片U6的第5腳和第8腳接入+5V電壓，第六芯片U6的第6腳和第十七電阻R17的一端連接，第十七電阻R17的另一端和第十六電阻R16的一端均接入+5V電壓，第十六電阻R16的另一端和第六芯片U6的第7腳連接且其連接端為脈沖寬度調(diào)制電路的輸出端。

實(shí)施例六：如圖1所示，一種混合儲(chǔ)能裝置，包括脈沖寬度調(diào)制電路、死區(qū)延時(shí)驅(qū)動(dòng)電路、功率開(kāi)關(guān)電路、采樣比較電路、超級(jí)電容電路和鉛酸電池，功率開(kāi)關(guān)電路具有電源端、第一輸入端、第二輸入端和輸出端，死區(qū)延時(shí)驅(qū)動(dòng)電路具有輸入端、第一輸出端和第二輸出端，鉛酸電池的正極和功率開(kāi)關(guān)電路的電源端連接，鉛酸電池的負(fù)極接地，采樣比較電路的輸出端和脈沖寬度調(diào)制電路的輸入端連接，脈沖寬度調(diào)制電路的輸出端和死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端和功率開(kāi)關(guān)電路的第一輸入端連接，死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端和功率開(kāi)關(guān)電路的第二輸入端連接，功率開(kāi)關(guān)電路的輸出端分別與超級(jí)電容電器的輸入端和采樣比較電路的輸入端連接。

如圖2所示，本實(shí)施例中，功率開(kāi)關(guān)電路包括第一NMOS管Q1、第二NMOS管Q2、第一二極管D1、第二二極管D2、第一電阻R1、第二電阻R2、第一電感L1和第一電容C1；第一二極管D1的負(fù)極和第一電阻R1的一端連接且其連接端為功率開(kāi)關(guān)電路的第一輸入端，第二二極管D2的負(fù)極和第二電阻R2的一端連接且其連接端為功率開(kāi)關(guān)電路的第二輸入端，第一二極管D1的正極、第一電阻R1的另一端和第一NMOS管Q1的柵極連接，第一NMOS管Q1的漏極為功率開(kāi)關(guān)電路的電源端，第一NMOS管Q1的源極、第二NMOS管Q2的漏極和第一電感L1的一端連接，第二NMOS管Q2的源極和第一電容C1的一端均接地，第二NMOS管Q2的柵極、第二二極管D2的正極和第二電阻R2的一端連接，第一電感L1的另一端和第一電容C1的另一端連接且其連接端為功率開(kāi)關(guān)電路的輸出端。

如圖3所示，本實(shí)施例中，超級(jí)電容電路包括第二電感L2、第二電容C2、第三電容C3、第三電阻R3和第四電阻R4；第二電感L2的一端和第二電容C2的一端連接且其連接端為超級(jí)電容電路的輸入端，第二電感L2的另一端和第三電阻R3的一端連接，第三電阻R3的另一端分別與第四電阻R4的一端和第三電容C3的一端連接，第二電容C2的另一端、第四電阻R4的另一端和第三電容C3的另一端均接地。

如圖4所示，本實(shí)施例中，采樣比較電路包括型號(hào)為L(zhǎng)M741的第一芯片U1、型號(hào)為L(zhǎng)M741的第二芯片U2、型號(hào)為L(zhǎng)M741的第三芯片U3、第一滑動(dòng)變阻器RV1、第二滑動(dòng)變阻器RV2、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10和第四電容C4；第一滑動(dòng)變阻器RV1的一端為采樣比較電路的輸入端，第一滑動(dòng)變阻器RV1的另一端接地，第一滑動(dòng)變阻器RV1的滑動(dòng)端和第一芯片U1的第3腳連接，第一芯片U1的第2腳、第一芯片U1的第6腳和第七電阻R7的一端連接，第一芯片U1的第4腳接入-15V電壓，第一芯片U1的第7腳接入+15V電壓，第五電阻R5的一端接入+12V電壓，第五電阻R5的另一端、第六電阻R6的一端和第二芯片U2的第3腳連接，第六電阻R6的另一端接地，第二芯片U2的第2腳、第二芯片U2的第6腳、第八電阻R8的一端和第四電容C4的一端連接，第二芯片U2的第4腳接入-15V電壓，第二芯片U2的第7腳接入+15V電壓，第七電阻R7的另一端、第九電阻R9的一端和第三芯片U3的第3腳連接，第九電阻R9的另一端接地，第八電阻R8的另一端、第四電容C4的另一端、第十電阻R10的一端和第三芯片U3的第2腳連接，第十電阻R10的另一端和第三芯片U3的第6腳連接且其連接端為采樣比較電路的輸出端，第三芯片U3的第4腳接入-5V電壓，第三芯片U3的第7腳接入+5V電壓，第三芯片U3的第1腳和第二滑動(dòng)變阻器RV2的一端連接，第三芯片U3的第5腳和第二滑動(dòng)變阻器RV2的另一端連接，第二滑動(dòng)變阻器RV2的滑動(dòng)端接入-5V電壓。

如圖5所示，本實(shí)施例中，脈沖寬度調(diào)制電路包括型號(hào)為NE555的第四芯片U4、型號(hào)為L(zhǎng)M358的第五芯片U5、型號(hào)為L(zhǎng)M311的第六芯片U6、第十一電阻R11、第十二電阻R12、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第三二極管D3、第四二極管D4、第五電容C5、第六電容C6和第七電容C7；第四芯片U4的第1腳接地，第四芯片U4的第2腳、第四芯片U4的第6腳和第四二極管D4的負(fù)極連接，第四二極管D4的正極、第十二電阻R12的一端、第十三電阻R13的一端和第四芯片U4的第7腳連接，第十二電阻R12的另一端和第三二極管D3的負(fù)極連接，第三二極管D3的正極和第六電容C6的一端連接，第六電容C6的另一端接地，第十三電阻R13的另一端接入+5V電壓，第四芯片U4的第3腳和第十一電阻R11的一端連接，第四芯片U4的第4腳接入+5V電壓，第四芯片U4的第5腳和第五電容C5的一端連接，第五電容C5的另一端接地，第四芯片U4的第8腳接入+5V電壓，第十一電阻R11的另一端、第七電容C7的一端和第五芯片U5的第2腳連接，第七電容C7的另一端、第五芯片U5的第1腳和第六芯片U6的第3腳連接，第五芯片U5的第3腳、第十四電阻R14的一端和第十五電阻R15的一端連接，第十四電阻R14的另一端接入+5V電壓，第十五電阻R15的另一端接地，第五芯片U5的第4腳接地，第五芯片U5的第8腳接入+5V電壓，第六芯片U6的第1腳接地，第六芯片U6的第2腳為脈沖寬度調(diào)制電路的輸入端，第六芯片U6的第4腳接入-5V電壓，第六芯片U6的第5腳和第8腳接入+5V電壓，第六芯片U6的第6腳和第十七電阻R17的一端連接，第十七電阻R17的另一端和第十六電阻R16的一端均接入+5V電壓，第十六電阻R16的另一端和第六芯片U6的第7腳連接且其連接端為脈沖寬度調(diào)制電路的輸出端。

如圖6所示，本實(shí)施例中，死區(qū)延時(shí)驅(qū)動(dòng)電路包括型號(hào)為4001的第七芯片U7、型號(hào)為4001的第八芯片U8、型號(hào)為74HC14的第九芯片U9、型號(hào)為74S00的第十芯片U10、型號(hào)為7414的第十一芯片U11、型號(hào)為7414的第十二芯片U12、型號(hào)為7414的第十三芯片U13、型號(hào)為IR2101的第十四芯片U14、第八電容C8、第九電容C9、第十電容C10、第十一電容C11、第十二電容C12、第五二極管D5、第六二極管D6、第十八電阻R18、第十九電阻R19、第二十電阻R20和第二十一電阻R21；第七芯片U7的第1腳、第十八電阻R18的一端和第九芯片U9的第2腳連接，第十八電阻R18的另一端、第七芯片U7的第2腳和第八電容C8的一端連接，第八電容C8的另一端接地，第七芯片U7的第3腳和第十四芯片U14的第2腳連接，第九芯片U9的第1腳、第八芯片U8的第1腳和第十九電阻R19的一端連接且其連接端為死區(qū)延時(shí)驅(qū)動(dòng)電路的輸入端，第十九電阻R19的另一端、第九電容C9的一端和第八芯片U8的第2腳連接，第九電容C9的另一端接地，第八芯片U8的第3腳和第十芯片U10的第1腳連接，第十芯片U10的第2腳和第十一芯片U11的第2腳連接，第十一芯片U11的第1腳和第十二芯片U12的第2腳連接，第十二芯片U12的第1腳和第二十電阻R20的一端連接，第二十電阻R20的另一端、第二十一電阻R21的一端、第十二電容C12的一端和第六二極管D6的正極連接，第二十一電阻R21的另一端和第六二極管D6的負(fù)極均接入+5V電壓，第十二電容C12的另一端接地，第十芯片U10的第3腳和第十三芯片U13的第1腳連接，第十三芯片U13的第2腳和第十四芯片U14的第3腳連接，第十四芯片U14的第4腳接地，第十四芯片U14的第1腳、第十電容C10的一端和第五二極管D5的正極均接入+12V電壓，第十電容C10的另一端接地，第五二極管D5的負(fù)極和第十一電容C11的一端連接，第十一電容C11的另一端、第十四芯片U14的第6腳和第十四芯片U14的第8腳連接，第十四芯片U14的第7腳為死區(qū)延時(shí)驅(qū)動(dòng)電路的第一輸出端，第十四芯片U14的第5腳為死區(qū)延時(shí)驅(qū)動(dòng)電路的第二輸出端。

以下通過(guò)實(shí)驗(yàn)對(duì)比驗(yàn)證本發(fā)明的優(yōu)益性。現(xiàn)有技術(shù)的單一鉛酸鉛酸電池儲(chǔ)能裝置的9V階躍響應(yīng)曲線圖如圖8所示，本發(fā)明的混合儲(chǔ)能裝置的9V階躍響應(yīng)曲線圖如圖9所示。分析圖8和圖9可知，現(xiàn)有技術(shù)的單一鉛酸鉛酸電池儲(chǔ)能裝置輸出電壓在3.2ms后進(jìn)入穩(wěn)態(tài)值上下5％誤差區(qū)域，本發(fā)明的混合儲(chǔ)能裝置輸出電壓在0.32m后即進(jìn)入穩(wěn)態(tài)值上下5％誤差區(qū)域，近似達(dá)到穩(wěn)態(tài)輸出。通過(guò)實(shí)驗(yàn)對(duì)比可知，本發(fā)明的混合儲(chǔ)能裝置相對(duì)于現(xiàn)有技術(shù)的單一鉛酸鉛酸電池儲(chǔ)能裝置響應(yīng)速度提升了10倍。

本發(fā)明的混合儲(chǔ)能裝置對(duì)外加功率擾動(dòng)的響應(yīng)速度曲線如圖10所示。圖10中，UC current曲線為超級(jí)電容電路放電電流曲線，Battery current曲線為鉛酸電池放電電流曲線，load current曲線為負(fù)載電流曲線，pulse load current曲線為外加脈沖負(fù)載曲線。分析圖10可知，當(dāng)本發(fā)明的混合儲(chǔ)能裝置突然外加功率擾動(dòng)時(shí)，超級(jí)電容電路能夠迅速響應(yīng)擾動(dòng)功率，輸出大電流進(jìn)行功率補(bǔ)償，降低外加功率擾動(dòng)對(duì)于負(fù)載電流的影響。