本發(fā)明涉及電壓處理領域，更具體地，涉及一種電壓反灌處理電路。

背景技術：

目前大部分集成電路IC的IO內部都會有集成保護二極管，以防止IO管腳被ESD或者瞬態(tài)高壓所損壞，內部原理圖如圖1所示。

但是這種解決方案存在一個問題，即當IC電源沒有上電，IO腳有電時，此IC的電源軌會出現(xiàn)一個反灌電壓，此現(xiàn)象會大量存在于系統(tǒng)存在待機與非待機兩部分電源的時候，處于待機狀態(tài)的IC的輸出管腳在待機時如果處于高電平時，高電平會通過相連的處于未上電狀態(tài)下的IC的IO管腳的二極管，電流在未上電狀態(tài)下的IC的電源對地阻抗上產生的電壓則為反灌電壓。因為實際系統(tǒng)中兩個IC之間會有很多IO相連，所以對應驅動能力比較強，電源對地阻抗也比較高，產生的電壓也會比較高。反灌電壓會造成此電壓軌的所有器件處于不確定狀態(tài)。

目前，針對上述問題有如下兩種解決方案：

1. 在待機及非待機狀態(tài)下的兩個IC互連的引腳之間串聯(lián)大電阻，以限制灌入電流，降低反灌電壓。

2. 通過雙電壓的隔離IC，來隔離兩部分的電壓反灌。

方案1只能降低反灌電壓的電壓值，對于一些高速信號的互連，串聯(lián)電阻會影響時序，導致系統(tǒng)不能正常運行。

方法2針對高速信號同樣會影響信號的時序，另外，當互連的信號比較多時，成本也比較高。

技術實現(xiàn)要素：

本發(fā)明為克服上述現(xiàn)有技術所述的至少一種缺陷（不足），提供一種能夠很好控制反灌電壓并不影響IC時序的電壓反灌處理電路。

為解決上述技術問題，本發(fā)明的技術方案如下：

一種電壓反灌處理電路，包括開關電路、受控負載電路和開關控制電路，開關電路的輸入端、受控負載電路的輸入端采用輸入電源芯片提供的電壓；開關電路的輸出端用于與集成電路IC連接，開關電路的輸出端還與開關控制電路的輸入端連接；受控負載電路的輸出端用于與集成電路IC連接，開關控制電路的輸出端與開關電路的控制端連接，用于控制開關電路的通斷。

反灌電壓是來自待機狀態(tài)下的IC的IO管腳，最終在非待機狀態(tài)的電源引腳形成電壓，所以降低待機狀態(tài)下此電源引腳的對地阻抗可以降低反灌電壓值，另外將此IC的電源與其他電路隔離開，可以防止此反灌電壓對其他電路的影響。本發(fā)明的電壓反灌處理電路通過開關控制電路來控制開關電路的通斷，開關電路的通斷決定IC電源是否與IC電路之間是否導通，從而實現(xiàn)IC電源與IC電路之間的隔離，另外通過設置受控負載電路來增加負載電阻，降低負載電流，從而降低IC電路的反灌電壓值。整個電路可以將反灌電壓的范圍控制在開關電路輸出端之后，且將該反灌電壓限制在一定范圍內，不影響IC電路的時序。同時板內其他電路也不受本發(fā)明電路的影響，整個方案成本可控。

與現(xiàn)有技術相比，本發(fā)明技術方案的有益效果是：

本發(fā)明以較低的成本及復雜度將反灌電壓的影響限制在最小，同時實現(xiàn)電源與IC電路之間的隔離，可以保證系統(tǒng)正常可靠地長時間運行。

附圖說明

圖1為現(xiàn)有技術中集成電路IC內部集成保護二極管的電路圖示意圖。

圖2為現(xiàn)有技術中集成電路IC的電路架構圖。

圖3為在現(xiàn)有集成電路IC電路中增加本發(fā)明一種電壓反灌處理電路的架構圖。

圖4為本發(fā)明一種電壓反灌處理電路的架構圖。

圖5為本發(fā)明一種電壓反灌處理電路具體實施例2的電路圖。

圖6為本發(fā)明一種電壓反灌處理電路具體實施例3的電路圖。

具體實施方式

附圖僅用于示例性說明，不能理解為對本專利的限制；

為了更好說明本實施例，附圖某些部件會有省略、放大或縮小，并不代表實際產品的尺寸；

對于本領域技術人員來說，附圖中某些公知結構及其說明可能省略是可以理解的。

在本發(fā)明的描述中，需要理解的是，此外，術語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或隱含所指示的技術特征的數(shù)量。由此，限定的“第一”、“第二”的特征可以明示或隱含地包括一個或者更多個該特征。在本發(fā)明的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。

在本發(fā)明的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術語“安裝”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以是通過中間媒介間接連接，可以說兩個元件內部的連通。對于本領域的普通技術人員而言，可以具體情況理解上述術語在本發(fā)明的具體含義。

下面結合附圖和實施例對本發(fā)明的技術方案做進一步的說明。

如圖2所示，為現(xiàn)有技術中的IC電路圖，U1、U2、U3均為IC集成電路，Power為各個IC集成電路提供電源的電源芯片，V-SOURCE為電源芯片提供的電壓，待機時為0，為待機狀態(tài)下為正常電壓值；V-CPU為非待機狀態(tài)下IC正常工作的電壓，非待機狀態(tài)下V-CPU應該為0，但由于反灌電壓的存在，非待機狀態(tài)下V-CPU為某一非0值。反灌電壓是來自待機狀態(tài)下的IC的IO管腳，最終在非待機狀態(tài)的電源引腳形成電壓，所以降低待機狀態(tài)下此電源引腳的對地阻抗可以降低反灌電壓值，另外將此IC的電源與其他電路隔離開，可以防止此反灌電壓對其他電路的影響。如圖3所示，本專利在產生反灌電壓的IC電源處增加一電壓反灌處理電路來實現(xiàn)反灌電壓的隔離與抑制。

實施例1

如圖4所示，為本發(fā)明一種電壓反灌處理電路具體實施例的架構圖。參見安圖1，本具體實施例一種電壓反灌處理電路具體包括開關電路110、受控負載電路120和開關控制電路130；開關電路110的輸入端、受控負載電路120的輸入端采用輸入電源芯片Power提供的電壓V_SOURCE；開關電路110的輸出端用于與集成電路IC連接，用于為集成電路IC提供非待機狀態(tài)下的正常工作電壓V-CPU，開關電路110的輸出端還與開關控制電路130的輸入端連接；受控負載電路120的輸出端用于與集成電路IC連接，開關控制電路130的輸出端與開關電路110的控制端連接，用于控制開關電路110的通斷。

處于待機狀態(tài)時，V_SOURCE為0，V_CPU由于反灌電壓的影響，為某一非0值，開關控制電路130控制開關電路的導通，開關電路110導通時V_SOURCE與V_CPU相導通，開關電路110關閉時V_SOURCE與V_CPU實現(xiàn)隔離。

實施例2

在實施例1的基礎上，本具體實施例提供電壓反灌處理電路的具體實施電路。如圖5所示，為本具體實施例的具體電路。參見圖5，本具體實施例一種電壓反灌處理電路中，開關控制電路130包括二極管D1、第五電阻R5、第六電阻R6、第四電容C4、第三三極管Q3、第三電阻R3，二極管D1的正極與開關電路的輸出端連接，二極管D1的負極連接R5的一端和C4的一端，二極管D1的負極還連接R6的一端，R6的另一端接DGND地，R5和C4的另一端連接后與Q3的基極連接，Q3的發(fā)射極接DGND地，Q3的集電極連接R3的一端，R3的另一端連接開關電路的控制端。

開關電路110包括第一場效應管Q1，Q1的漏極D用于輸入電源芯片Power提供的電壓V_SOURCE以及通過C1電容接DGND地，Q1的柵極G連接第三電阻R1的另一端以及通過第二電阻R2連接Q1的源極S，Q1的源極S與集成電路IC連接，用于為集成電路IC提供非待機狀態(tài)下的正常工作電壓V-CPU ，Q1的源極S還連接D1的正極，為D1提供導通電壓。

受控負載電路120包括第二場效應管Q2、第四電阻R4、第三電容C3、第一電阻R1、第二電容C2，Q2的柵極G連接R4一端以及通過C3接DGND地，R4另一端用于輸入電源芯片Power提供的電壓V_SOURCE，Q2的漏極D接DGND地，Q2的源極S連接R1的一端，R1的另一端用于與集成電路IC連接以及通過C2接DGND地。

設D1的導通電壓為V_FM(D1)，Q3的飽和壓降為V_CE(SAT)(Q3)；V_CPU在待機狀態(tài)下的反灌電壓為V_FI；

處于待機狀態(tài)時，V_SOURCE為0，V_CPU由于反灌電壓的影響，為某一非0值，當此非0值大于V_FM(D1) +V_CE(SAT)(Q3)時，Q3導通，Q1的柵極G拉低，Q1導通，V_SOURCE與V_CPU相導通。當此非0值小于V_FM(D1)+V_CE(SAT)(Q3)時，Q3截止，Q1截止，V_SOURCE與V_CPU隔離。在器件參數(shù)選擇上，需要保證此電壓芯片Power正常供電時的電壓V_SOURCE〉V_FM(D1)+V_CE(SAT)(Q3)，且反灌電壓值V_FI< V_FM(D1)+V_CE(SAT)(Q3)，這樣才可以保證反灌電壓不會將Q1開啟，且正常上電后，電壓可以正常通過Q1。假如，V_FI的值限制不到V_FM(D1)+V_CE(SAT)(Q3)以下，可以采用實施例3的改進電路，電路圖如圖6所示，成本相對本實施例會增加一點。

利用Q2搭建的受控負載電路120的設置可以增加整個處理電路的負載電阻，降低負載電流，從而降低負載電壓。將該處理電路接入圖3所示的電路中時，本具體實施例的處理電路可以限制輸入U2的灌入電流，可以降低U2的反灌電壓，對U3產生防反灌的作用。本具體實施例的電路會帶來一定的時序變形，可以通過U2的時序要求，采用MOS管來控制U2其他電壓軌的時序。

實施例3

與實施例2不同的是，本具體實施例采用如圖6所示的開關控制電路實現(xiàn)本專利的電壓反灌處理電路。本具體實施例采用比較器實現(xiàn)開關控制電路130，相對于實施例2，成本稍高，但是釋放了對反灌電壓值的限制。

參見圖6，本具體實施例中的開關控制電路130包括第十一電阻R11、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十電容C10、比較器U1、第十二電阻R12、第九電容C9、第一mos管mos1、第九電阻R9，R11的一端電壓來自在待機狀態(tài)下正常工作的電源芯片的電壓V-StandBy，R11的另一端與R15一端、比較器的負腳連接以及通過C10接DGND地，R15另一端接DGND地，R13一端輸入集成電路IC非待機狀態(tài)下的正常工作電壓V-CPU，即接開關電路110的輸出端以及通過R14接DGND地，R13的另一端接比較器U1的正腳，比較器U1的輸出端接R12的一端，R12的另一端接mos1的柵極G，R12兩端并聯(lián)C9；mos1的源極S接DGND地，mos1的漏極D接R9的一端，R9的另一端連接開關電路110的控制端，即Q1的柵極G。

其中C4與C9起到加快電壓邊沿作用；C10為濾除參考電壓的波動；R3與R9為限制Q1以及Q4的柵極電流，保護MOS管。

本具體實施例采用比較器實現(xiàn)開關控制電路130，V_StandBy為在待機狀態(tài)下正常工作的電源芯片的電壓，具體值參照U1及系統(tǒng)需求來決定。通過調節(jié)R11和R15的值來決定開啟動作的閾值電壓V_ref（V_ref表示V_StandBy與V_分壓的比值，V_分壓為R11、R15分壓后的電壓）進入正常工作狀態(tài)。當V_FI< V_ref且V_SOURCE 〉 V_ref時，可以保證在待機狀態(tài)，V_CPU與V_SOURCE隔離，非待機狀態(tài)時，V_CPU與V_SOURCE相連。

降低反灌電壓的思路是降低在待機狀態(tài)下V_CPU的對地阻抗，使得V_CPU限制在一個比較低的反灌電壓值下。當處于待機狀態(tài)下，V_SOURCE為0，只有當V_FI> V_GS（TH）（Q5）時，Q5導通，導致V_CPU對地阻抗為R1，通過調節(jié)R1的值，來將V_FI限制在一定范圍，不影響U2的正常上電時序。

相同或相似的標號對應相同或相似的部件；

附圖中描述位置關系的用于僅用于示例性說明，不能理解為對本專利的限制；

顯然，本發(fā)明的上述實施例僅僅是為清楚地說明本發(fā)明所作的舉例，而并非是對本發(fā)明的實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明權利要求的保護范圍之內。