本發(fā)明涉及電路技術(shù)領(lǐng)域，特別是涉及一種電荷泵和一種電荷泵電路。

背景技術(shù)：

在一個系統(tǒng)中，通常會包括不同功能的IC(集成電路)，有些IC會需要一個比外部電源更高的電壓才能正常工作，因此，通常系統(tǒng)會使用電荷泵電路來將外部電源的電壓提升至這些IC需要的電壓，以使這些IC能夠正常工作。

現(xiàn)有技術(shù)中，當電荷泵電路中的電荷泵工作時，電荷泵內(nèi)倍壓模塊的NMOS管存在襯偏效應(yīng)，且當電荷泵輸出電壓越高時，NMOS管的開啟電壓越大，因此需要更高的開啟電壓來開啟NMOS管，這導(dǎo)致現(xiàn)有技術(shù)中的電荷泵的電源功耗很高。

技術(shù)實現(xiàn)要素：

鑒于上述問題，本發(fā)明實施例的目的在于提供一種電荷泵和一種電荷泵電路，以解決現(xiàn)有技術(shù)中電荷泵的電源功耗高的問題。

為了解決上述問題，本發(fā)明實施例公開了一種電荷泵，包括依次連接的n級倍壓模塊，n為大于或等于2的整數(shù)，所述倍壓模塊包括第一電容和第二電容，所述倍壓模塊還包括：第一雙阱NMOS管和第二雙阱NMOS管，當所述倍壓模塊為第1級倍壓模塊時，所述第一雙阱NMOS管的漏端和所述第二雙阱NMOS管的漏端分別與電荷泵的輸入電壓提供端相連，當所述倍壓模塊不為所述第1級倍壓模塊時，所述第一雙阱NMOS管的漏端和所述第二雙阱NMOS管的漏端分別與前級倍壓模塊的輸出端相連；第一PMOS管，所述第一PMOS管的漏端與所述第一雙阱NMOS管的源端相連，所述第一PMOS管的柵端與所述第一雙阱NMOS管的柵端相連，所述第一PMOS管的漏端與所述第一雙阱NMOS管的源端之間具有第一節(jié)點，所述第一節(jié)點與所述第一電容相連，所述第一PMOS管的柵端與所述第一雙阱NMOS管的柵端之間具有第二節(jié)點；第二PMOS管，所述第二PMOS管的漏端與所述第二雙阱NMOS管的源端相連，所述第二PMOS管的柵端與所述第二雙阱NMOS管的柵端相連，所述第二PMOS管的漏端與所述第二雙阱NMOS管的源端之間具有第三節(jié)點，所述第三節(jié)點分別與所述第二電容和所述第二節(jié)點相連，所述第二PMOS管的柵端與所述第二雙阱NMOS管的柵端之間具有第四節(jié)點，所述第四節(jié)點與所述第一節(jié)點相連，所述第二PMOS管的源端與所述第一PMOS管的源端相連，所述第二PMOS管的源端與所述第一PMOS管的源端作為所述倍壓模塊的輸出端。

可選地，當所述倍壓模塊為第m級倍壓模塊時，m大于1且m小于或等于n，所述倍壓模塊還包括：第一電源轉(zhuǎn)換單元，所述第一電源轉(zhuǎn)換單元的輸入端接收第一時鐘信號，所述第一電源轉(zhuǎn)換單元的電源端與第m-1級倍壓模塊中的第一節(jié)點相連，所述第一電源轉(zhuǎn)換單元的輸出端與所述第一電容相連，所述第一電源轉(zhuǎn)換單元用于輸出第一電壓信號，所述第一電壓信號的最大電壓為所述輸入電壓提供端提供的輸入電壓的m倍；第二電源轉(zhuǎn)換單元，所述第二電源轉(zhuǎn)換單元的輸入端接收第二時鐘信號，所述第二電源轉(zhuǎn)換單元的電源端與所述第m-1級倍壓模塊中的第三節(jié)點相連，所述第二電源轉(zhuǎn)換單元的輸出端與所述第二電容相連，所述第二電源轉(zhuǎn)換單元用于輸出第二電壓信號，所述第二電壓信號的最大電壓為所述輸入電壓提供端提供的輸入電壓的m倍；所述第二時鐘信號和所述第一時鐘信號互為差分時鐘信號。

可選地，所述第一電源轉(zhuǎn)換單元包括：第三PMOS管，所述第三PMOS管的源端與所述第m-1級倍壓模塊中的第一節(jié)點相連；第四PMOS管，所述第四PMOS管的源端與所述第m-1級倍壓模塊中的第一節(jié)點相連；第一NMOS管，所述第一NMOS管的柵端接收所述第一時鐘信號，所述第一NMOS管的源端接地，所述第一NMOS管的漏端與所述第三PMOS管的漏端相連，所述第一NMOS管的漏端與所述第三PMOS管的漏端之間具有第五節(jié)點，所述第五節(jié)點與所述第四PMOS管的柵端相連；第二NMOS管，所述第二NMOS管的源端接地，所述第二NMOS管的漏端與所述第四PMOS管的漏端相連，所述第二NMOS管的漏端與所述第四PMOS管的漏端之間具有第六節(jié)點，所述第六節(jié)點與所述第三PMOS管的柵端相連，所述第六節(jié)點作為所述第一電源轉(zhuǎn)換單元的輸出端；第一反相器，所述第一反相器的輸入端接收所述第一時鐘信號，所述第一反相器的電源端與電源相連，所述第一反相器的輸出端與所述第二NMOS管的柵端相連，所述第一NMOS管的柵端和所述第一反相器的輸入端作為所述第一電源轉(zhuǎn)換單元的輸入端。

可選地，所述第二電源轉(zhuǎn)換單元包括：第五PMOS管，所述第五PMOS管的源端與所述第m-1級倍壓模塊中的第三節(jié)點相連；第六PMOS管，所述第六PMOS管的源端與所述第m-1級倍壓模塊中的第三節(jié)點相連；第三NMOS管，所述第三NMOS管的柵端接收所述第二時鐘信號，所述第三NMOS管的源端接地，所述第三NMOS管的漏端與所述第五PMOS管的漏端相連，所述第三NMOS管的漏端與所述第五PMOS管的漏端之間具有第七節(jié)點，所述第七節(jié)點與所述第六PMOS管的柵端相連；第四NMOS管，所述第四NMOS管的源端接地，所述第四NMOS管的漏端與所述第六PMOS管的漏端相連，所述第四NMOS管的漏端與所述第六PMOS管的漏端之間具有第八節(jié)點，所述第八節(jié)點與所述第五PMOS管的柵端相連，所述第八節(jié)點作為所述第二電源轉(zhuǎn)換單元的輸出端；第二反相器，所述第二反相器的輸入端接收所述第二時鐘信號，所述第二反相器的電源端與電源相連，所述第二反相器的輸出端與所述第四NMOS管的柵端相連，所述第三NMOS管的柵端和所述第二反相器的輸入端作為所述第二電源轉(zhuǎn)換單元的輸入端。

可選地，所述倍壓模塊還包括：第一驅(qū)動模塊，所述第一驅(qū)動模塊的輸入端接收所述第一時鐘信號，所述第一驅(qū)動模塊的電源端與電源相連，當所述倍壓模塊為所述第1級倍壓模塊時，所述第一驅(qū)動模塊的輸出端與所述第一電容相連，當所述倍壓模塊不為所述第1級倍壓模塊時，所述第一驅(qū)動模塊的輸出端與所述第一電源轉(zhuǎn)換單元的輸入端相連；第二驅(qū)動模塊，所述第二驅(qū)動模塊的輸入端接收所述第二時鐘信號，所述第二驅(qū)動模塊的電源端與所述電源相連，當所述倍壓模塊為所述第1級倍壓模塊時，所述第二驅(qū)動模塊的輸出端與所述第二電容相連，當所述倍壓模塊不為所述第1級倍壓模塊時，所述第二驅(qū)動模塊的輸出端與所述第二電源轉(zhuǎn)換單元的輸入端相連。

可選地，所述第一驅(qū)動模塊包括：第三反相器，所述第三反相器的電源端與所述電源相連，所述第三反相器的輸入端接收所述第一時鐘信號，所述第三反相器對所述第一時鐘信號進行反相處理；第四反相器，所述第四反相器的電源端與所述電源相連，所述第四反相器的輸入端接收反相處理后的第一時鐘信號，所述第四反相器對所述反相處理后的第一時鐘信號進行反相處理，所述第四反相器的輸出端作為所述第一驅(qū)動模塊的輸出端。

可選地，所述第二驅(qū)動模塊包括：第五反相器，所述第五反相器的電源端與所述電源相連，所述第五反相器的輸入端接收所述第二時鐘信號，所述第五反相器對所述第二時鐘信號進行反相處理；第六反相器，所述第六反相器的電源端與所述電源相連，所述第六反相器的輸入端接收反相處理后的第二時鐘信號，所述第六反相器對所述反相處理后的第二時鐘信號進行反相處理，所述第六反相器的輸出端作為所述第二驅(qū)動模塊的輸出端。

為了解決上述問題，本發(fā)明實施例公開了一種電荷泵電路，包括所述的電荷泵。

本發(fā)明實施例包括以下優(yōu)點：

第一，通過將n級倍壓模塊依次連接，從而獲得高壓電荷泵；

第二，在倍壓模塊的差分交叉耦合電路中采用第一雙阱NMOS管和第二雙阱NMOS管，而雙阱NMOS管沒有襯偏效應(yīng)，雙阱NMOS管的開啟電壓不隨電荷泵的輸出電壓變化，與現(xiàn)有技術(shù)相比，本發(fā)明實施例可以極大降低電荷泵的電源功耗；

第三，當倍壓模塊為第1級倍壓模塊時，在倍壓模塊中增加電源轉(zhuǎn)換單元，通過電源轉(zhuǎn)換單元輸出的電壓信號提高該倍壓模塊中差分交叉耦合電路的最大電壓，從而可以進一步降低電荷泵的電源功耗；

第四，在倍壓模塊中增加第一驅(qū)動模塊和第二驅(qū)動模塊，可以增強時鐘信號的驅(qū)動能力，并降低倍壓模塊的輸入電阻。

附圖說明

圖1是本發(fā)明的一種電荷泵實施例的結(jié)構(gòu)示意圖；

圖2是本發(fā)明的另一種電荷泵實施例的結(jié)構(gòu)示意圖；

圖3是本發(fā)明的另一種電荷泵實施例中，第2級倍壓模塊中第一電源轉(zhuǎn)換單元的結(jié)構(gòu)示意圖；

圖4是本發(fā)明的另一種電荷泵實施例中，第2級倍壓模塊中第二電源轉(zhuǎn)換單元的結(jié)構(gòu)示意圖；

圖5是本發(fā)明的另一種電荷泵實施例的信號波形圖。

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步詳細的說明。

參照圖1，其示出了本發(fā)明的一種電荷泵實施例的結(jié)構(gòu)框圖，該電荷泵包括依次連接的n級倍壓模塊，n為大于或等于2的整數(shù)，倍壓模塊可以包括第一電容C1和第二電容C2，倍壓模塊還可以包括：第一雙阱NMOS管N11和第二雙阱NMOS管N12，當倍壓模塊為第1級倍壓模塊1時，第一雙阱NMOS管N11的漏端和第二雙阱NMOS管N12的漏端分別與電荷泵的輸入電壓提供端相連，輸入電壓提供端提供輸入電壓Vin，當倍壓模塊不為第1級倍壓模塊1時，第一雙阱NMOS管N11的漏端和第二雙阱NMOS管N12的漏端分別與前級倍壓模塊的輸出端相連；第一PMOS管P1，第一PMOS管P1的漏端與第一雙阱NMOS管N11的源端相連，第一PMOS管P1的柵端與第一雙阱NMOS管N11的柵端相連，第一PMOS管P1的漏端與第一雙阱NMOS管N11的源端之間具有第一節(jié)點，第一節(jié)點與第一電容C1相連，第一PMOS管P1的柵端與第一雙阱NMOS管N11的柵端之間具有第二節(jié)點；第二PMOS管P2，第二PMOS管P2的漏端與第二雙阱NMOS管N12的源端相連，第二PMOS管P2的柵端與第二雙阱NMOS管N12的柵端相連，第二PMOS管P2的漏端與第二雙阱NMOS管N12的源端之間具有第三節(jié)點，第三節(jié)點分別與第二電容C2和第二節(jié)點相連，第二PMOS管P2的柵端與第二雙阱NMOS管N12的柵端之間具有第四節(jié)點，第四節(jié)點與第一節(jié)點相連，第二PMOS管P2的源端與第一PMOS管P1的源端相連，第二PMOS管P2的源端與第一PMOS管P1的源端作為倍壓模塊的輸出端。圖1所示的電荷泵包括依次連接的2級倍壓模塊，即第一級倍壓模塊1和第2級倍壓模塊2。

圖1中，第一電容C1可以接收第一時鐘信號CLK，第二電容C2可以接收第二時鐘信號CLKB，第二時鐘信號CLKB和第一時鐘信號CLK互為差分時鐘信號，電荷泵的輸出端輸出電壓Out。

具體地，當倍壓模塊為第k級倍壓模塊時，k大于或等于1且k小于或等于n，倍壓模塊通過第一電容C1的高通特性不斷地對第一節(jié)點和第四節(jié)點充電，第一節(jié)點和第四節(jié)點處電壓信號的范圍為k倍輸入電壓Vin～k+1倍輸入電壓Vin；以及通過第二電容C2的高通特性，不斷地對第二節(jié)點和第三節(jié)點充電，第二節(jié)點和第三節(jié)點處電壓信號的范圍為k倍輸入電壓Vin～k+1倍輸入電壓Vin，使得該倍壓模塊的輸出端電壓維持為輸入電壓提供端提供的輸入電壓Vin的k+1倍。例如，圖1中，第1級倍壓模塊中第一節(jié)點和第四節(jié)點處電壓信號na1的范圍為Vin～2Vin，第二節(jié)點和第三節(jié)點處電壓信號na2的范圍為Vin～2Vin，第2級倍壓模塊中第一節(jié)點和第四節(jié)點處電壓信號na3的范圍為2Vin～3Vin，第二節(jié)點和第三節(jié)點處電壓信號na4的范圍為2Vin～3Vin。

本發(fā)明實施例將n級倍壓模塊依次連接，可以獲得高壓電荷泵，該高壓電荷泵的輸出電壓Out為輸入電壓提供端提供的輸入電壓Vin的n+1倍。另外，在倍壓模塊的差分交叉耦合電路(由第一雙阱NMOS管N11、第二雙阱NMOS管N12、第一PMOS管P1和第二PMOS管P2構(gòu)成)中采用第一雙阱NMOS管N11和第二雙阱NMOS管N12，可以有效降低電荷泵的電源功耗。

在本發(fā)明的一個實施例中，輸入電壓提供端可以為電源，電源電壓為VCC，則第1級倍壓模塊1的輸出端電壓維持為2VCC，第2級倍壓模塊的輸出端電壓維持為3VCC，……，第n級倍壓模塊的輸出端電壓Out維持為(n+1)VCC。

可選地，在本發(fā)明的另一個實施例中，參照圖2，當倍壓模塊為第m級倍壓模塊時，m大于1且m小于或等于n，倍壓模塊還可以包括：第一電源轉(zhuǎn)換單元10，第一電源轉(zhuǎn)換單元10的輸入端接收第一時鐘信號CLK，第一電源轉(zhuǎn)換單元10的電源端與第m-1級倍壓模塊中的第一節(jié)點相連，第一電源轉(zhuǎn)換單元10的輸出端與第一電容C1相連，第一電源轉(zhuǎn)換單元10用于輸出第一電壓信號CLK_D，第一電壓信號CLK_D的最大電壓為輸入電壓提供端提供的輸入電壓Vin的m倍，第一電壓信號CLK_D的電壓范圍為0～m倍輸入電壓Vin；第二電源轉(zhuǎn)換單元20，第二電源轉(zhuǎn)換單元20的輸入端接收第二時鐘信號CLKB，第二電源轉(zhuǎn)換單元20的電源端與第m-1級倍壓模塊中的第三節(jié)點相連，第二電源轉(zhuǎn)換單元20的輸出端與第二電容C2相連，第二電源轉(zhuǎn)換單元20用于輸出第二電壓信號CLKB_D，第二電壓信號CLKB_D的最大電壓為輸入電壓提供端提供的輸入電壓Vin的m倍，第二電壓信號CLKB_D的電壓范圍為0～m倍輸入電壓Vin；第二時鐘信號CLKB和第一時鐘信號CLK互為差分時鐘信號。圖2所示的電荷泵包括依次連接的2級倍壓模塊，即第一級倍壓模塊1和第2級倍壓模塊2。

可選地，參照圖3，第一電源轉(zhuǎn)換單元10可以包括：第三PMOS管P3，第三PMOS管P3的源端與第m-1級倍壓模塊中的第一節(jié)點相連；第四PMOS管P4，第四PMOS管P4的源端與第m-1級倍壓模塊中的第一節(jié)點相連；第一NMOS管N1，第一NMOS管N1的柵端接收第一時鐘信號CLK，第一NMOS管N1的源端接地，第一NMOS管N1的漏端與第三PMOS管P3的漏端相連，第一NMOS管N1的漏端與第三PMOS管P3的漏端之間具有第五節(jié)點，第五節(jié)點與第四PMOS管P4的柵端相連；第二NMOS管N2，第二NMOS管N2的源端接地，第二NMOS管N2的漏端與第四PMOS管P4的漏端相連，第二NMOS管N2的漏端與第四PMOS管P4的漏端之間具有第六節(jié)點，第六節(jié)點與第三PMOS管P3的柵端相連，第六節(jié)點作為第一電源轉(zhuǎn)換單元10的輸出端；第一反相器F1，第一反相器F1的輸入端接收第一時鐘信號CLK，第一反相器F1的電源端與電源相連，第一反相器F1的輸出端與第二NMOS管N2的柵端相連，第一NMOS管N1的柵端和第一反相器F1的輸入端作為第一電源轉(zhuǎn)換單元10的輸入端。圖3是第2級倍壓模塊2中第一電源轉(zhuǎn)換單元10的結(jié)構(gòu)示意圖。

可選地，參照圖4，第二電源轉(zhuǎn)換單元20可以包括：第五PMOS管P5，第五PMOS管P5的源端與第m-1級倍壓模塊中的第三節(jié)點相連；第六PMOS管P6，第六PMOS管P6的源端與第m-1級倍壓模塊中的第三節(jié)點相連；第三NMOS管N3，第三NMOS管N3的柵端接收第二時鐘信號CLKB，第三NMOS管N3的源端接地，第三NMOS管N3的漏端與第五PMOS管P5的漏端相連，第三NMOS管N3的漏端與第五PMOS管P5的漏端之間具有第七節(jié)點，第七節(jié)點與第六PMOS管P6的柵端相連；第四NMOS管N4，第四NMOS管N4的源端接地，第四NMOS管N4的漏端與第六PMOS管P6的漏端相連，第四NMOS管N4的漏端與第六PMOS管P6的漏端之間具有第八節(jié)點，第八節(jié)點與第五PMOS管P5的柵端相連，第八節(jié)點作為第二電源轉(zhuǎn)換單元20的輸出端；第二反相器F2，第二反相器F2的輸入端接收第二時鐘信號CLKB，第二反相器F2的電源端與電源相連，第二反相器F2的輸出端與第四NMOS管N4的柵端相連，第三NMOS管N3的柵端和第二反相器F2的輸入端作為第二電源轉(zhuǎn)換單元20的輸入端。圖4是第2級倍壓模塊2中第二電源轉(zhuǎn)換單元20的結(jié)構(gòu)示意圖。

由于第2級倍壓模塊2中電源轉(zhuǎn)換單元的電源是第一節(jié)點處的信號na1或第三節(jié)點處的信號na2，若第一時鐘信號CLK和第二時鐘信號CLKB的擺幅為0～VCC，則信號na1和信號na2的擺幅為VCC～2VCC，信號na1的相位與第一時鐘信號CLK同步，信號na2的相位與第二時鐘信號CLKB同步。

對于第2級倍壓模塊2中電源轉(zhuǎn)換單元，在電源轉(zhuǎn)換單元下拉時，電源轉(zhuǎn)換單元的電源已經(jīng)是VCC而不是2VCC，所以電源轉(zhuǎn)換單元只需將VCC下拉到0，可以節(jié)省整個電路的功耗。而在電源轉(zhuǎn)換單元上拉時，電源轉(zhuǎn)換單元的電源已經(jīng)從VCC上升到2VCC，同樣可以節(jié)省整個電路的功耗。對于第2級倍壓模塊2中電源轉(zhuǎn)換單元，電源轉(zhuǎn)換單元的輸出擺幅是0～2VCC，即CLK_D和CLKB_D的擺幅為0～2VCC。圖5為圖2所示電荷泵中信號的波形圖。

這樣，當倍壓模塊不為第1級倍壓模塊1時，在倍壓模塊中增加電源轉(zhuǎn)換單元，通過電源轉(zhuǎn)換單元輸出的電壓信號提高該倍壓模塊中差分交叉耦合電路的最大電壓，可以進一步降低電荷泵的電源功耗。

可選地，參照圖2，倍壓模塊還可以包括：第一驅(qū)動模塊30，第一驅(qū)動模塊30的輸入端接收第一時鐘信號CLK，第一驅(qū)動模塊30的電源端與電源相連，當倍壓模塊為第1級倍壓模塊1時，第一驅(qū)動模塊30的輸出端與第一電容C1相連，當倍壓模塊不為第1級倍壓模塊1時，第一驅(qū)動模塊30的輸出端與第一電源轉(zhuǎn)換單元10的輸入端相連，第一驅(qū)動模塊30用于減小第一時鐘信號CLK的輸出電阻；第二驅(qū)動模塊40，第二驅(qū)動模塊40的輸入端接收第二時鐘信號CLKB，第二驅(qū)動模塊40的電源端與電源相連，當倍壓模塊為第1級倍壓模塊1時，第二驅(qū)動模塊40的輸出端與第二電容C2相連，當倍壓模塊不為第1級倍壓模塊1時，第二驅(qū)動模塊40的輸出端與第二電源轉(zhuǎn)換單元20的輸入端相連，第二驅(qū)動模塊40用于減小第二時鐘信號CLKB的輸出電阻。

其中，在倍壓模塊中增加第一驅(qū)動模塊30和第二驅(qū)動模塊40，可以增強時鐘信號的驅(qū)動能力，并降低倍壓模塊的輸入電阻。

可選地，參照圖2，第一驅(qū)動模塊30可以包括：第三反相器F3，第三反相器F3的電源端與電源相連，第三反相器F3的輸入端接收第一時鐘信號CLK，第三反相器F3對第一時鐘信號CLK進行反相處理；第四反相器F4，第四反相器F4的電源端與電源相連，第四反相器F4的輸入端接收反相處理后的第一時鐘信號CLK，第四反相器F4對反相處理后的第一時鐘信號CLK進行反相處理，第四反相器F4的輸出端作為第一驅(qū)動模塊30的輸出端。

可選地，參照圖2，第二驅(qū)動模塊40可以包括：第五反相器F5，第五反相器F5的電源端與電源相連，第五反相器F5的輸入端接收第二時鐘信號CLKB，第五反相器F5對第二時鐘信號CLKB進行反相處理；第六反相器F6，第六反相器F6的電源端與電源相連，第六反相器F6的輸入端接收反相處理后的第二時鐘信號CLKB，第六反相器F6對反相處理后的第二時鐘信號CLKB進行反相處理，第六反相器F6的輸出端作為第二驅(qū)動模塊40的輸出端。

綜上所述，本發(fā)明實施例的電荷泵包括以下優(yōu)點：

第一，通過將n級倍壓模塊依次連接，從而獲得高壓電荷泵；

第二，在倍壓模塊的差分交叉耦合電路中采用第一雙阱NMOS管和第二雙阱NMOS管，而雙阱NMOS管沒有襯偏效應(yīng)，雙阱NMOS管的開啟電壓不隨電荷泵的輸出電壓變化，與現(xiàn)有技術(shù)相比，本發(fā)明實施例可以極大降低電荷泵的電源功耗；

第三，當倍壓模塊為第1級倍壓模塊時，在倍壓模塊中增加電源轉(zhuǎn)換單元，通過電源轉(zhuǎn)換單元輸出的電壓信號提高該倍壓模塊中差分交叉耦合電路的最大電壓，從而可以進一步降低電荷泵的電源功耗；

第四，在倍壓模塊中增加第一驅(qū)動模塊和第二驅(qū)動模塊，可以增強時鐘信號的驅(qū)動能力，并降低倍壓模塊的輸入電阻。

本發(fā)明實施例還公開了一種電荷泵電路，包括上述的電荷泵。

本發(fā)明實施例的電荷泵電路包括以下優(yōu)點：通過采用上述的電荷泵，在獲得高壓電荷泵的同時，可以有效降低電荷泵的電源功耗，且當在倍壓模塊中增加第一驅(qū)動模塊和第二驅(qū)動模塊后，不僅可以增強時鐘信號的驅(qū)動能力，還可以降低倍壓模塊的輸入電阻。

對于電荷泵電路實施例而言，由于其包括電荷泵，所以描述的比較簡單，相關(guān)之處參見電荷泵實施例的部分說明即可。

本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。

盡管已描述了本發(fā)明實施例的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明實施例范圍的所有變更和修改。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者終端設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者終端設(shè)備中還存在另外的相同要素。

以上對本發(fā)明所提供的一種電荷泵和一種電荷泵電路，進行了詳細介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。