1.一種實(shí)現(xiàn)不同馬達(dá)接入的裝置，其特征在于，所述裝置包括：
控制器；
與所述控制器連接的電壓采集器；
與所述控制器連接的電流采集器；
與所述控制器連接的放電控制子開關(guān)；
與所述控制器連接的信號(hào)調(diào)理電路。
2.根據(jù)權(quán)利要求1所述的實(shí)現(xiàn)不同馬達(dá)接入的裝置，其特征在于，所述信號(hào)調(diào)理電路包括：
信號(hào)調(diào)理器；
與所述信號(hào)調(diào)理器連接的PCB布線；
與所述PCB布線連接的馬達(dá)。
3.根據(jù)權(quán)利要求2所述的實(shí)現(xiàn)不同馬達(dá)接入的裝置，其特征在于，所述PCB布線為一空心線圈的結(jié)構(gòu)。
4.根據(jù)權(quán)利要求2所述的實(shí)現(xiàn)不同馬達(dá)接入的裝置，其特征在于，所述信號(hào)調(diào)理器為差分放大電路。
5.根據(jù)權(quán)利要求4所述的實(shí)現(xiàn)不同馬達(dá)接入的裝置，其特征在于，所述差分放大電路包括：
第一差分輸入節(jié)點(diǎn)；
第二差分輸入節(jié)點(diǎn)；
第一差分輸出節(jié)點(diǎn)；
第二差分輸出節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求5所述的實(shí)現(xiàn)不同馬達(dá)接入的裝置，其特征在于，所述差分放大電路還包括：
第一晶體管，其具有耦接至所述第一差分輸入節(jié)點(diǎn)的柵極和耦接至第一電勢節(jié)點(diǎn)的源極；
第二晶體管，其具有耦接至所述第二差分輸入節(jié)點(diǎn)的柵極和耦接至所述第一電勢節(jié)點(diǎn)的源極；
第三晶體管，其具有耦接至所述第一晶體管的漏極和耦接至第二電勢節(jié)點(diǎn)的源極；
第四晶體管，其具有耦接至所述第三晶體管的柵極、耦接至所述第二晶體管的漏極、以及耦接至所述第二電勢節(jié)點(diǎn)的源極；
第一電阻器，其耦接在所述第三晶體管的漏極與柵極之間；第二電阻器，其耦接在所述第四晶體管的漏極與柵極之間；
第五晶體管，其具有耦接至所述第一晶體管的漏極的柵極、耦接至所述第二電勢節(jié)點(diǎn)的源極、以及耦接至所述第一差分輸出節(jié)點(diǎn)的漏極；
第六晶體管，其具有耦接至所述第二晶體管的漏極的柵極、耦接至所述第二電勢節(jié)點(diǎn)的源極、以及耦接至所述第二差分輸出節(jié)點(diǎn)的漏極；
第七晶體管，其具有耦接至所述第一電勢節(jié)點(diǎn)的源極和耦接至所述第一差分輸出節(jié)點(diǎn)的漏極；
第八晶體管，其具有耦接至所述第七晶體管的柵極、耦接至所述第一電勢節(jié)點(diǎn)的源極、以及耦接至所述第二差分輸出節(jié)點(diǎn)的漏極；
第三電阻器，其耦接在所述第七晶體管的漏極與柵極之間；
以及第四電阻器，其耦接在所述第八晶體管的漏極與柵極之間。
7.根據(jù)權(quán)利要求 6所述的實(shí)現(xiàn)不同馬達(dá)接入的裝置，其特征在于，所述差分放大電路還包括：
差分放大器，其中，輸入到所述第一差分輸入節(jié)點(diǎn)與所述第二差分輸入節(jié)點(diǎn)的差分信號(hào)的共模電壓被設(shè)置為與所述第一晶體管的柵極與漏極之間以及所述第二晶體管的柵極與漏極之間的電壓基本相同。