本實用新型涉及一種ESD電路的RC型靜電鉗位電路。

背景技術(shù)：

如今消費類電子行業(yè)競爭日趨白化，導(dǎo)致集成電路行業(yè)競爭也越來越激烈，大小應(yīng)用廠商絞盡腦汁削減各類成本，從芯片制造封裝到板卡應(yīng)用再到外圍設(shè)備等等各個環(huán)節(jié)，低成本控制都是一個熱門話題。而且，日常消費類電子產(chǎn)品這個領(lǐng)域注定了電子產(chǎn)品更新?lián)Q代速度遠(yuǎn)超其他領(lǐng)域。因此，相對于設(shè)備的長期使用壽命，制造成本或更令人值得關(guān)注。

在這種氛圍之下，為了節(jié)省電源器件并控制板卡面積，在某些對性能要求并不太苛刻的應(yīng)用場合，分立IC器件跨電源領(lǐng)域工作是屢見不鮮。這些分立IC器件不僅要求在低于額定工作電壓時能工作且保證應(yīng)有性能，還得長時間工作在比額定電壓更高的應(yīng)用環(huán)境之中。

在高電壓工作時，分立IC器件除了使用壽命與工作性能值得關(guān)注外，高電壓工作狀態(tài)時所導(dǎo)致的額外功耗與關(guān)斷狀態(tài)的大漏電也是亟待解決的難題。不過，由于電路設(shè)計工程師的目光大多集中在芯片內(nèi)部工作電路上，反倒對 ESD(靜電防護(hù)電路)保護(hù)電路所產(chǎn)生的漏電流關(guān)注不多，若不影響內(nèi)部工作電路的性能，往往會忽略掉。

但實際上，隨著工藝尺寸越來越小，工作電壓越來越低，ESD保護(hù)電路越來越頻繁的使用RC型靜電鉗位電路(RC Clamp)。而RC型鉗位電路盡管電流瀉放能力強(qiáng)，但其產(chǎn)生的漏電流也會相應(yīng)變大。常見的RC型鉗位電路的靜電電流泄放能力主要取決于兩點：RC常數(shù)與晶體管MN1的尺寸大小。

常見的RC型靜電鉗位電路如圖1所示，在產(chǎn)生靜電時，VDD電壓開始攀升，此時net1這個節(jié)點開始體現(xiàn)的是此時的電容電壓，這個電壓大小為無限逼近GND，但隨著VDD持續(xù)升高，圖1中的反相器能工作后，在節(jié)點net3 處的電壓將為“1”，晶體管MN1迅速開啟，在VDD與GND之間形成一個阻值極小(一般約為1ohm左右)的導(dǎo)通電阻，防止VDD的電壓過高，擊穿其它內(nèi)部器件，但在經(jīng)過一定時間(此時間取決于RC的大小)后，net1處的電壓等同于VDD，進(jìn)而晶體管MN1關(guān)閉。由于ESD靜電導(dǎo)致的電流大小往往在安培級，為了保護(hù)內(nèi)部電路的安全性，晶體管MN1開啟后的導(dǎo)通電阻大小應(yīng)該1～2歐姆，為了形成如此小的電阻，晶體管MN1的柵寬尺寸動輒在2000u以上，因此，在工作電壓較高時，晶體管MN1形成的漏電流也相當(dāng)?shù)目捎^。

如圖2所示，為了解決RC型靜電鉗位電路漏電流過大的問題，設(shè)計工程師往往會通過在晶體管MN1上疊加同類型的晶體管MN2來解決。但事實上這樣的解決方式，往往得不償失，MN1/MN2的關(guān)斷電阻(ROFF)與圖1 的MN1相比，并沒有顯著的量級變化，既不能有效降低漏電流，反而因為晶體管MN1/MN2靜電泄流開啟電壓變高，可能對內(nèi)部工作電路形成靜電擊穿威脅。

技術(shù)實現(xiàn)要素：

本實用新型提供一種ESD電路的RC型靜電鉗位電路，在應(yīng)用于高工作電壓時，在不過度犧牲ESD保護(hù)電路原有的性能的前提下，有效地降低了 ESD電路的漏電流，且不會大幅增加芯片面積和成本，行之有效地解決了鉗位電路漏電流快速增大的問題。

為了達(dá)到上述目的，本實用新型提供一種ESD電路的RC型靜電鉗位電路，包含：

RC電路，包含串聯(lián)的電阻R和電容C，電阻R的一端連接VDD電壓端，電阻R的另一端連接net1節(jié)點，電容C的一端連接net1節(jié)點，電容C的另一端連接GND接地端；

反相器組，包含串聯(lián)的第一反相器NG1、第二反相器NG2和第三反相器NG3，第一反相器NG1的輸入端連接net1節(jié)點，第二反相器NG2的輸入端連接第一反相器NG1的輸出端，第三反相器NG3的輸入端連接第二反相器NG2的輸出端；

晶體管組件，包含電路連接的P型晶體管MP和N型晶體管MN，P型晶體管MP的漏極連接VDD電壓端，P型晶體管MP的柵極連接第三反相器NG3的輸入端，P型晶體管MP的源極連接N型晶體管MN的漏極，N型晶體管MN的柵極連接第三反相器NG3的輸出端，N型晶體管MN的源極連接GND接地端。

P型晶體管MP的導(dǎo)通電阻與N型晶體管MN的導(dǎo)通電阻之和與最大 ESD電流的乘積小于內(nèi)部受保護(hù)器件的擊穿電壓。

電阻R和電容C的大小保證P型晶體管MP和N型晶體管MN的正常導(dǎo)通時間等于ESD電流的最大泄放時間。

所述的電阻和電容所組成的時間常數(shù)RC為0.2us～1us。

反相器的驅(qū)動電流不僅要使P型晶體管MP的開啟時間和關(guān)閉時間與N 型晶體管MN的開啟時間和關(guān)閉時間保持一致，還要在ESD電壓產(chǎn)生涌浪大電流之前，使得P型晶體管MP和N型晶體管MN分別達(dá)到所需的開啟電壓。

P型晶體管MP的最大開啟電壓為VDD-V_THP，N型晶體管MN的最小開啟電壓為V_THN，其中，V_THP是P型晶體管自身的閾值電壓，V_THN是N型晶體管自身的閾值電壓。

本實用新型在應(yīng)用于高工作電壓時，在不過度犧牲ESD保護(hù)電路原有的性能的前提下，有效地降低了ESD電路的漏電流，且不會大幅增加芯片面積和成本，行之有效地解決了鉗位電路漏電流快速增大的問題。

附圖說明

圖1為背景技術(shù)中常規(guī)的RC CLAMP電路圖。

圖2為背景技術(shù)中常見的漏電流較低的RC CLAMP電路圖。

圖3為本實用新型提供的ESD電路的RC型靜電鉗位電路的電路圖。

圖4為在工作條件相同時本實用新型提供的RC型靜電鉗位電路所產(chǎn)生的漏電流與常規(guī)RC CLAMP電路的漏電流對比。

具體實施方式

以下根據(jù)圖3～圖4，具體說明本實用新型的較佳實施例。

如圖3所示，本實用新型提供一種ESD電路的RC型靜電鉗位電路，包含：

RC電路，包含串聯(lián)的電阻R和電容C，電阻R的一端連接VDD電壓端，電阻R的另一端連接net1節(jié)點，電容C的一端連接net1節(jié)點，電容C的另一端連接GND接地端；

反相器組，包含串聯(lián)的第一反相器NG1、第二反相器NG2和第三反相器NG3，第一反相器NG1的輸入端連接net1節(jié)點，第二反相器NG2的輸入端連接第一反相器NG1的輸出端，第三反相器NG3的輸入端(net2節(jié)點) 連接第二反相器NG2的輸出端；

晶體管組件，包含電路連接的P型晶體管(PMOS)MP和N型晶體管(NMOS)MN，P型晶體管MP的漏極連接VDD電壓端，P型晶體管MP 的柵極連接第三反相器NG3的輸入端(net2節(jié)點)，P型晶體管MP的源極連接N型晶體管MN的漏極，N型晶體管MN的柵極連接第三反相器NG3 的輸出端(net3節(jié)點)，N型晶體管MN的源極連接GND接地端。

謹(jǐn)慎選擇PMOS和NMOS的尺寸大小，確保PMOS和NMOS器件在正常工作電壓下的導(dǎo)通電阻的值符合ESD性能的要求，要求P型晶體管MP 的導(dǎo)通電阻R_ONP與N型晶體管MN的導(dǎo)通電阻R_ONN之和R_ONT與最大ESD 電流的乘積小于內(nèi)部受保護(hù)器件的擊穿電壓。例如，人體模型(HBM)的常規(guī)ESD性能要求是2000V，則HBM情況最大可能的ESD泄流電流I_ESD＝1.33A，若某工藝廠商提供的普通器件最低擊穿電壓是4V，那么導(dǎo)通電阻R_ONT≤4V/ (I_ESD)＝3.007歐姆。

謹(jǐn)慎選擇電阻R和電容C的大小，既要確保P型晶體管MP和N型晶體管MN的正常導(dǎo)通時間在任何情況下都能滿足ESD泄放電流的需求，還要盡量使RC CLAMP擁有相對較小的面積。人體模型的靜電測試中，ESD電壓出現(xiàn)在VDD上時，其ESD電流的泄放時間約在100～200nS之間，那么 ESD放電通路上的晶體管MP/MN的導(dǎo)通時間也至少要維持在200ns左右，才能充分且有效地排放ESD電流，相應(yīng)地，為了獲得較優(yōu)秀的靜電瀉放能力，電阻R和電容C所組成的時間常數(shù)RC應(yīng)該設(shè)置在0.2us～1us之間，至于具體的電阻R和電容C的大小，可以根據(jù)不同工藝器件與面積需求進(jìn)行組合與調(diào)整。

謹(jǐn)慎選擇合適的反相器，其驅(qū)動電流不僅要使P型晶體管MP的開啟時間和關(guān)閉時間與N型晶體管MN的開啟時間和關(guān)閉時間盡量保持一致，還要在ESD電壓產(chǎn)生涌浪大電流IESD之前(這個時間通常不大于10ns)，使得P 型晶體管MP和N型晶體管MN分別達(dá)到所需的開啟電壓。

設(shè)P型晶體管自身的閾值電壓是V_THP，N型晶體管自身的閾值電壓是 V_THN，則P型晶體管MP的最大開啟電壓為VDD-V_THP，N型晶體管MN的最小開啟電壓為V_THN。

而且，為了達(dá)到泄放靜電電流的能力，MP/MN正常開啟時的導(dǎo)通電阻通常不會高于1歐姆左右，這意味著反相器需要驅(qū)動很大的寄生電容(本專利中，該電容的大小約為3.2pF)。由于普通CMOS工藝中P型晶體管的閾值電壓的絕對值一般大于N型晶體管的閾值電壓，所以P型晶體管的開啟電壓要求更高。根據(jù)公式V_o＝V_i(1-e^-t/RiCj)(其中，V_o是指反相器輸出端的電壓，且對P型晶體管而言，想要保證P型晶體管開啟，V_o必須不高于最大開啟電壓VDD-V_THP，Ri是反相器工作時的等效阻抗，Cj是反相器輸出端的等效電容，Vi即VDD大小，t是從ESD電壓開始充電起開始計算的任一時刻)可以計算出反相器工作時的等效阻抗Ri，而反相器的驅(qū)動電流大小I_d＝VDD/(2 ×R_i)。既然知道了驅(qū)動電流I_d，再由P型晶體管的基本飽和公式 I_d＝0.5·u·C_ox·(w_p/l_p)(0.5·VDD-V_THP)²(其中，u是載流子的遷移率，C_ox是晶體管柵場的等效電容系數(shù)，且由工藝廠提供，w_p/l_p是P型晶體管的寬長比)可以推算出P型晶體管的尺寸w_p/l_p。同理，根據(jù)N型晶體管的基本飽和公式I_d＝0.5·u·C_ox·(w_n/l_n)(0.5·VDD-V_THN)²，可以計算出N型晶體管的寬長比w_n/l_n。此外，按照ESD電壓充電速度，即通常在10ns之內(nèi)完成充電，那么MP/MN應(yīng)該在10ns之內(nèi)成功開啟。考慮到工藝偏差等因素導(dǎo)致的速度惡化，公式V_o＝V_i(1-e^-t/RiCj)中的t通常定在5ns～6ns。

因為同尺寸PMOS的導(dǎo)通電阻(R_ON)/關(guān)斷電阻(R_OFF)與NMOS相比，都比較大，因而本實用新型提供的RC型靜電鉗位電路可以產(chǎn)生極大的漏電流優(yōu)勢。

由于本實用新型提供的一種供電電壓過高時ESD電路的RC型靜電鉗位電路漏電快速增大的解決方案的要旨是解決工作時的漏電流問題，故選用某工藝廠商提供的模型，針對圖1、圖2、圖3三種RC型靜電鉗位電路，分別做了漏電流分析對比。除了圖1、圖2、圖3三種電路差異外，其它模擬條件均一致：在常溫常壓下，圖1、圖2、圖3三種電路中晶體管的柵寬統(tǒng)一為4000u，而柵長則為工藝所能允許的最小長度。其模擬的最終結(jié)果如圖4所示：其中，圖中綠色曲線是圖1電路的漏電流Vs和電源電壓VDD的變化情況；藍(lán)色曲線是圖2電路的漏電流Vs和電源電壓VDD的變化情況；紅色曲線是本實用新型提供的圖3電路的漏電流Vs和電源電壓VDD的變化情況。

從模擬曲線圖中總結(jié)得到：

在VDD＝3.0V時，圖2/圖3中RC型靜電鉗位電路的漏電流大小為1.3nA，小于圖1電路RC CLAMP的21.3nA；

在VDD＝3.5V時，圖3中RC型靜電鉗位電路的漏電流大小為2.0nA，小于圖1/圖2電路RC CLAMP的43.1nA/78.7nA；

在VDD＝3.8V時，圖3中RC型靜電鉗位電路的漏電流大小為2.6nA，遠(yuǎn)遠(yuǎn)小于圖1/圖2中電路RC CLAMP此時的180nA/230nA。

從上述的理論分析可見，本實用新型提供的一種ESD電路的RC型靜電鉗位電路在應(yīng)用于高工作電壓時，在不過度犧牲ESD保護(hù)電路原有的性能的前提下，有效地降低了ESD電路的漏電流，且不會大幅增加芯片面積和成本，行之有效地解決了鉗位電路漏電流快速增大的問題。

盡管本實用新型的內(nèi)容已經(jīng)通過上述優(yōu)選實施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識到上述的描述不應(yīng)被認(rèn)為是對本實用新型的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對于本實用新型的多種修改和替代都將是顯而易見的。因此，本實用新型的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。