本發(fā)明涉及電子元器件領域，尤其涉及一種用于pfm模式升壓型dc-dc轉(zhuǎn)換器的自適應導通時間控制電路。

背景技術：

近年來，基于wban(無線體域網(wǎng))的智能可穿戴設備成為熱門的研究課題。由于體積和可靠性的限制，傳統(tǒng)鋰電池供電成為智能可穿戴設備用戶體驗的瓶頸，熱電發(fā)生器、單太陽能電池和燃料電池等在這一方面有著很大的潛能。然而，這些能源通常只能提供一個很低的電壓和較低的功率。一個升壓型轉(zhuǎn)換器能有效的解決這個問題。

通常應用于無線傳感器中的能量源的提供功率較低，降低了轉(zhuǎn)換器的負載功率，如何能提高轉(zhuǎn)換器的轉(zhuǎn)換效率成為一個重要的問題。相對于ccm模式，dcm模式能在輕載條件下工作，并且可以獲得一個較快的瞬態(tài)響應。因為在輕載條件下，相比于pwm模式，pfm(脈沖寬度調(diào)制)降低了開關損耗從而獲得一個較高的效率。然而，pfm調(diào)制的升壓型轉(zhuǎn)換器輸出紋波會隨著輸入電壓的增大而增大，在高輸入電壓時會產(chǎn)生一個大輸出紋波。

通常，為了解決升壓型轉(zhuǎn)換器輸出紋波會隨著輸入電壓的增大而增大的問題，一種方法是使用恒定峰值電流控制(cpic)，稍微的改善了輸出紋波隨輸入紋波上升的問題。恒定峰值電流控制通常需要一個對電感電流檢測電路，消耗額外的功率，降低了轉(zhuǎn)換器的效率。另一種方法是采用了自適應峰值電感電流控制方法(apic)，通過對峰值電流進行指數(shù)項的衰減降低輸出電壓紋波。然而其指數(shù)的衰減降低了其輸入電壓的范圍。在輸入電壓較小時，理論的峰值電流為負值，電路難以正常工作；在輸入電壓較大時輸出紋波的衰減效果不夠理想。

技術實現(xiàn)要素：

因此，為解決現(xiàn)有技術存在的技術缺陷和不足，本發(fā)明提出了一種用于pfm模式升壓型dc-dc轉(zhuǎn)換器的自適應導通時間控制電路(10)，包括輸入電壓采樣與偏置模塊(100)、電容充放電模塊(101)及電壓比較與邏輯產(chǎn)生模塊(102)；其中，

輸入電壓采樣與偏置模塊(100)、電容充放電模塊(101)及電壓比較與邏輯產(chǎn)生模塊(102)依次串行連接，且自適應導通時間控制電路(10)接收dc-dc轉(zhuǎn)換器的相位控制信號并向dc-dc轉(zhuǎn)換器的第一驅(qū)動模塊輸出開關控制信號。

在本發(fā)明提供的一個實施例中，升壓型dc-dc轉(zhuǎn)換器包括電壓源(source_vin)、電感(l)、第一開關(s1)、第一驅(qū)動模塊、第二開關(s2)、第二驅(qū)動模塊、電容(c)、轉(zhuǎn)換器電阻(rload)、第一反饋電阻(rfb1)、第二反饋電阻(rfb2)及邏輯與控制單元；

電感(l)、第二開關(s2)、第一反饋電阻(rfb1)、第二反饋電阻(rfb2)依次串聯(lián)后并接于電壓源(source_vin)的兩端；第一開關(s1)電連接至電感(l)與第二開關(s2)串聯(lián)形成的節(jié)點及第二反饋電阻(rfb2)與電壓源(source_vin)串聯(lián)形成的節(jié)點之間；電容(c)與轉(zhuǎn)換器電阻(rload)并聯(lián)后電連接至第二開關(s2)與第一反饋電阻(rfb1)串聯(lián)形成的節(jié)點與第二反饋電阻(rfb2)與電壓源(source_vin)的負極串聯(lián)形成的節(jié)點之間；

邏輯與控制單元的輸入端電連接至第一反饋電阻(rfb1)與第二反饋電阻(rfb2)串聯(lián)形成的節(jié)點處，其第一輸出端、第二輸出端、第三輸出端、第四輸出端均電連接至自適應導通時間控制電路(10)，其第五輸出端通過第二驅(qū)動模塊電連接至第二開關(s2)的控制端。

在本發(fā)明提供的一個實施例中，輸入電壓采樣與偏置模塊(100)包括：

第一晶體管(p1)、第一偏置電流源(ibias)、第一分壓電阻(r1)、第二分壓電阻(r2)、第三開關(s3)、第四開關(s4)、第五開關(s5)、第六開關(s6)、第七開關(s7)、第八開關(s8)及第一電容(c1)；

第一晶體管(p1)及第一偏置電流源(ibias)依次串接于第一輸出電壓端(vout)及接地端(gnd)之間；第一分壓電阻(r1)、第三開關(s3)、第二分壓電阻(r2)及第四開關(s4)依次串接于第一輸入電壓端(vin)與接地端(gnd)之間；第五開關(s5)、第一電容(c1)及第八開關(s8)依次串接于第一晶體管(p1)的控制端及輸入電壓采樣與偏置模塊(100)的輸出端(p_vbias)之間；

第六開關(s6)串接于第三開關(s3)與第二分壓電阻(r2)串接形成的節(jié)點(a)和第五開關(s5)與第一電容(c1)串接形成的節(jié)點(b)之間；第七開關(s7)串接于第二分壓電阻(r2)與第四開關(s4)串接形成的節(jié)點(b)和第一電容(c1)與第八開關(s8)串聯(lián)形成的節(jié)點(d)之間；

第三開關(s3)、第四開關(s4)、第六開關(s6)及第七開關(s7)的控制端作為輸入電壓采樣與偏置模塊(100)的第一輸入端，五開關(s5)的控制端作為輸入電壓采樣與偏置模塊(100)的第二輸入端，第八開關(s8)的控制端作為輸入電壓采樣與偏置模塊(100)的第三輸入端分別電連接邏輯與控制單元的第一輸出端、第二輸出端及第三輸出端，以分別獲取第一相位控制信號(φ1)、第二相位控制信號(φ2)及第三相位控制信號(φ3)。

在本發(fā)明提供的一個實施例中，第一晶體管(p1)為pmos晶體管，相應地，第一晶體管(p1)的控制端為pmos晶體管的柵極。

在本發(fā)明提供的一個實施例中，第一相位控制信號(φ1)與第二相位控制信號(φ2)的相位相反。

在本發(fā)明提供的一個實施例中，電容充放電模塊(101)包括第二晶體管(p2)、第九開關(s9)、第十開關(s10)及第二電容(c2)；

第二晶體管(p2)、第九開關(s9)及第二電容(c2)依次串接于第一輸出電壓端(vout)及接地端(gnd)之間；第十開關(s10)電連接至第九開關(s9)與第二電容(c2)串聯(lián)形成的節(jié)點與接地端(gnd)之間；

第二晶體管(p2)的控制端作為電容充放電模塊(101)的第一輸入端電連接輸入電壓采樣與偏置模塊(100)的輸出端(p_vbias)；第九開關(s9)的控制端作為其第二輸入端電連接邏輯與控制單元的第三輸出端以獲取第四相位控制信號(φ4)；第十開關(s10)的控制端作為其第三輸入端電連接邏輯與控制單元的第四輸出端；

第九開關(s9)與第二電容(c2)串聯(lián)形成的節(jié)點作為電容充放電模塊(101)的輸出端(p_vcap)電連接電壓比較與邏輯產(chǎn)生模塊(102)的輸入端。

在本發(fā)明提供的一個實施例中，第二晶體管(p2)為pmos晶體管，相應地，第二晶體管(p2)的控制端為pmos晶體管的柵極。

在本發(fā)明提供的一個實施例中，電壓比較與邏輯產(chǎn)生模塊(102)包括第一比較器(comparator1)及第一rs觸發(fā)器(rstrigger1)；

第一比較器(comparator1)的正輸入端電連接電容充放電模塊(101)的輸出端(p_vcap)，其負輸入端電連接第一基準電壓(vref)的輸出端(p_vref)，其輸出端電連接第一rs觸發(fā)器(rstrigger1)的r端；

第一rs觸發(fā)器(rstrigger1)的s端電連接邏輯與控制單元的第四輸出端以獲取第四相位控制信號(φ4)，其q端作為電壓比較與邏輯產(chǎn)生模塊(102)的輸出端輸出時鐘信號(clk)至第一驅(qū)動模塊以實現(xiàn)對第一開關(s1)的控制。

本發(fā)明針對dcm模式pfm控制的升壓型dc-dc轉(zhuǎn)換器，提出了一種適用于升壓型dc-dc轉(zhuǎn)換器的自適應導通時間控制電路，不需要額外的電感電流檢測電路，利用了晶體管強反型區(qū)平方關系產(chǎn)生了自適應的導通時間，衰減了轉(zhuǎn)換器的電感峰值電流，有效的解決了pfm模式的升壓型dc-dc轉(zhuǎn)換器存在的輸出電壓紋波隨輸入電壓紋波增大的問題。

通過以下參考附圖的詳細說明，本發(fā)明的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設計，而不是作為本發(fā)明的范圍的限定，這是因為其應當參考附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅試圖概念地說明此處描述的結構和流程。

附圖說明

下面將結合附圖，對本發(fā)明的具體實施方式進行詳細的說明。

圖1為本發(fā)明提供的一種用于pfm模式升壓型dc-dc轉(zhuǎn)換器的自適應導通時間控制電路的總體框圖；

圖2為本發(fā)明提供的輸入電壓采樣與偏置模塊(100)的電路結構示意圖；

圖3為本發(fā)明提供的電容充放電模塊(101)的電路結構示意圖；

圖4為本發(fā)明提供的電壓比較與邏輯產(chǎn)生模塊(102)的電路結構示意圖；

圖5為本發(fā)明提供的相位控制信號波形圖與時鐘信號波形圖；

圖6為發(fā)明提供的不同輸入電壓下導通時間圖；

圖7為本發(fā)明提供的不同輸入電壓下恒定峰值電流控制和自適應導通時間控制的峰值電流對比圖；

圖8為本發(fā)明提供的不同輸入電壓下恒定峰值電流控制和自適應導通時間控制的輸出電壓紋波對比圖；

圖9為本發(fā)明提供的一種邏輯與控制單元的電路結構示意圖。

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的具體實施方式做詳細的說明。

實施例一

請參考圖1，如圖1所示，圖1為本發(fā)明提供的一種用于pfm模式升壓型dc-dc轉(zhuǎn)換器的自適應導通時間控制電路的總體框圖(10)，該電路包括輸入電壓采樣與偏置模塊(100)、電容充放電模塊(101)及電壓比較與邏輯產(chǎn)生模塊(102)；其中，

輸入電壓采樣與偏置模塊(100)、電容充放電模塊(101)及電壓比較與邏輯產(chǎn)生模塊(102)依次串行連接，且自適應導通時間控制電路(10)接收dc-dc轉(zhuǎn)換器的相位控制信號并向dc-dc轉(zhuǎn)換器的第一驅(qū)動模塊輸出開關控制信號。

進一步地，在上述實施例的基礎上，請再次參考圖1，升壓型dc-dc轉(zhuǎn)換器包括電壓源(source_vin)、電感(l)、第一開關(s1)、第一驅(qū)動模塊、第二開關(s2)、第二驅(qū)動模塊、電容(c)、轉(zhuǎn)換器電阻(rload)、第一反饋電阻(rfb1)、第二反饋電阻(rfb2)及邏輯與控制單元；

電感(l)、第二開關(s2)、第一反饋電阻(rfb1)、第二反饋電阻(rfb2)依次串聯(lián)后并接于電壓源(source_vin)的兩端；第一開關(s1)電連接至電感(l)與第二開關(s2)串聯(lián)形成的節(jié)點及第二反饋電阻(rfb2)與電壓源(source_vin)串聯(lián)形成的節(jié)點之間；電容(c)與轉(zhuǎn)換器電阻(rload)并聯(lián)后電連接至第二開關(s2)與第一反饋電阻(rfb1)串聯(lián)形成的節(jié)點與第二反饋電阻(rfb2)與電壓源(source_vin)的負極串聯(lián)形成的節(jié)點之間；

邏輯與控制單元的輸入端電連接至第一反饋電阻(rfb1)與第二反饋電阻(rfb2)串聯(lián)形成的節(jié)點處，其第一輸出端、第二輸出端、第三輸出端、第四輸出端均電連接至自適應導通時間控制電路(10)，其第五輸出端通過第二驅(qū)動模塊電連接至第二開關(s2)的控制端。

進一步地，在上述實施例的基礎上，請參考圖2，輸入電壓采樣與偏置模塊(100)包括：

第一晶體管(p1)、第一偏置電流源(ibias)、第一分壓電阻(r1)、第二分壓電阻(r2)、第三開關(s3)、第四開關(s4)、第五開關(s5)、第六開關(s6)、第七開關(s7)、第八開關(s8)及第一電容(c1)；

第一晶體管(p1)及第一偏置電流源(ibias)依次串接于第一輸出電壓端(vout)及接地端(gnd)之間；第一分壓電阻(r1)、第三開關(s3)、第二分壓電阻(r2)及第四開關(s4)依次串接于第一輸入電壓端(vin)與接地端(gnd)之間；第五開關(s5)、第一電容(c1)及第八開關(s8)依次串接于第一晶體管(p1)的控制端及輸入電壓采樣與偏置模塊(100)的輸出端(p_vbias)之間；

第六開關(s6)串接于第三開關(s3)與第二分壓電阻(r2)串接形成的節(jié)點(a)和第五開關(s5)與第一電容(c1)串接形成的節(jié)點(b)之間；第七開關(s7)串接于第二分壓電阻(r2)與第四開關(s4)串接形成的節(jié)點(b)和第一電容(c1)與第八開關(s8)串聯(lián)形成的節(jié)點(d)之間；

第三開關(s3)、第四開關(s4)、第六開關(s6)及第七開關(s7)的控制端作為輸入電壓采樣與偏置模塊(100)的第一輸入端，五開關(s5)的控制端作為輸入電壓采樣與偏置模塊(100)的第二輸入端，第八開關(s8)的控制端作為輸入電壓采樣與偏置模塊(100)的第三輸入端分別電連接邏輯與控制單元的第一輸出端、第二輸出端及第三輸出端，以分別獲取第一相位控制信號(φ1)、第二相位控制信號(φ2)及第三相位控制信號(φ3)。

進一步地，在上述實施例的基礎上，第一晶體管(p1)為pmos晶體管，相應地，第一晶體管(p1)的控制端為pmos晶體管的柵極。

進一步地，在上述實施例的基礎上，第一相位控制信號(φ1)與第二相位控制信號(φ2)的相位相反。

進一步地，在上述實施例的基礎上，請參考圖3，電容充放電模塊(101)包括第二晶體管(p2)、第九開關(s9)、第十開關(s10)及第二電容(c2)；

第二晶體管(p2)、第九開關(s9)及第二電容(c2)依次串接于第一輸出電壓端(vout)及接地端(gnd)之間；第十開關(s10)電連接至第九開關(s9)與第二電容(c2)串聯(lián)形成的節(jié)點與接地端(gnd)之間；

第二晶體管(p2)的控制端作為電容充放電模塊(101)的第一輸入端電連接輸入電壓采樣與偏置模塊(100)的輸出端(p_vbias)；第九開關(s9)的控制端作為其第二輸入端電連接邏輯與控制單元的第三輸出端以獲取第四相位控制信號(φ4)；第十開關(s10)的控制端作為其第三輸入端電連接邏輯與控制單元的第四輸出端；

第九開關(s9)與第二電容(c2)串聯(lián)形成的節(jié)點作為電容充放電模塊(101)的輸出端(p_vcap)電連接電壓比較與邏輯產(chǎn)生模塊(102)的輸入端。

進一步地，在上述實施例的基礎上，第二晶體管(p2)為pmos晶體管，相應地，第二晶體管(p2)的控制端為pmos晶體管的柵極。

進一步地，在上述實施例的基礎上，請參考圖4，電壓比較與邏輯產(chǎn)生模塊(102)包括第一比較器(comparator1)及第一rs觸發(fā)器(rstrigger1)；

第一比較器(comparator1)的正輸入端電連接電容充放電模塊(101)的輸出端(p_vcap)，其負輸入端電連接第一基準電壓(vref)的輸出端(p_vref)，其輸出端電連接第一rs觸發(fā)器(rstrigger1)的r端；

第一rs觸發(fā)器(rstrigger1)的s端電連接邏輯與控制單元的第四輸出端以獲取第四相位控制信號(φ4)，其q端作為電壓比較與邏輯產(chǎn)生模塊(102)的輸出端輸出時鐘信號(clk)至第一驅(qū)動模塊以實現(xiàn)對第一開關(s1)的控制。

進一步地，請參考圖9，在圖9給出的一種邏輯與控制單元的結構圖中，死區(qū)時間模塊的輸出端作為其第一輸出端，輸出s2_signal信號至第二驅(qū)動模塊實現(xiàn)對第二開關(s2)的控制；相位產(chǎn)生模塊的四個輸出端分別作為其第一輸出端、第二輸出端、第三輸出端和第四輸出端，分別輸出第一相位控制信號(φ1)、第二相位控制信號(φ2)、第三相位控制信號(φ3)和第四相位控制信號(φ4)至自適應導通時間控制電路(10)的指定位置處。其中，第一相位控制信號(φ1)輸出至第三開關(s3)、第四開關(s4)、第六開關(s6)及第七開關(s7)的控制端，第二相位控制信號(φ2輸出至第五開關(s5)，第三相位控制信號(φ3)輸出至第八開關(s8)及第九開關(s9)，第四相位控制信號(φ4)輸出至第十開關(s10)。值得指出的是，邏輯與控制單元是成熟的現(xiàn)有技術，圖9僅給出了其中的一個實現(xiàn)方式，而不應該將本實施方式視為本發(fā)明的限制。

本實施例中，第一驅(qū)動模塊，第二驅(qū)動模塊也是成熟的現(xiàn)有技術，用于對第一開關(s1)和第二開關(s2)的導通和閉合進行控制，本發(fā)明不在此處進行限制。

實施例二

本實施例在實施例一的基礎上，對本技術方案的實現(xiàn)方式和原理做進一步的闡述。

請參考圖5，圖5給出了第一相位控制信號(φ1)，第二相位控制信號(φ2)，第三相位控制信號(φ3)，第四相位控制信號(φ4)，以及輸出的時鐘信號(clk)的波形圖。在本實施例中，默認當?shù)谝幌辔豢刂菩盘?φ1)，第二相位控制信號(φ2)，第三相位控制信號(φ3)，第四相位控制信號(φ4)為高電平時其所控制的開關分別閉合，實現(xiàn)導通。

自適應導通時間控制電路(10)的工作分為采樣階段與偏置與充電階段。在采樣階段，僅有第一相位控制信號(φ1)為高電平，則第三開關(s3)，第四開關(s4)，第六開關(s6)，以及第七開關(s7)皆閉合，實現(xiàn)導通。第五開關(s5)，第八開關(s8)，第九開關(s9)，第十開關(s10)皆斷開。在本實施例中，設置第一分壓電阻(r1)與第二分壓電阻(r2)電阻值相等，則節(jié)點(a)的電位va，所示節(jié)點(b)的電位vb，節(jié)點(c)的電位vc，節(jié)點(d)電位vd分別為：

vb＝vd＝0(2)

進一步地，在偏置與充電階段，第一相位控制信號(φ1)變?yōu)榈碗娖?，則第三開關(s3)，第四開關(s4)，第六開關(s6)，與第七開關(s7)均斷開。此時，與第一相位控制信號(φ1)反相的第二相位控制信號(φ2)變?yōu)楦唠娖?，則第五開關(s5)閉合，實現(xiàn)導通。通過調(diào)整第一偏置電流源(ibias)，可以使得第一pmos晶體管(p1)的過驅(qū)動電壓為零。此時，節(jié)點(c)的電位vc等于第一pmos晶體管(p1)的柵電壓vgp1，為：

vc＝vgp1＝vout-vth(3)

式中，vth為第一pmos晶體管(p1)的閾值電壓。則此時節(jié)點(d)的電位vd為：

當?shù)谒南辔豢刂菩盘?φ4)為變?yōu)楦唠娖胶螅谑_關(s10)閉合，實現(xiàn)導通，第二電容(c2)的節(jié)點電壓vcap被下拉至0，且第一rs觸發(fā)器(rstrigger1)輸出高電平。當?shù)谌辔豢刂菩盘?φ3)變?yōu)楦唠娖?，第八開關(s8)與第九開關(s9)皆閉合，實現(xiàn)導通。則此時pmos晶體管(p2)的柵極電壓vgp2等于節(jié)點d電位vd：

則pmos晶體管(p2)的漏極電流id為：

在上式中，μp是p型晶體管的遷移率，cox是單位氧化層電容，wp2是pmos晶體管(p2)的溝道寬度，lp2是pmos晶體管(p2)的溝道長度。

由于pmos晶體管(p2)的漏極電流id充電，第二電容(c2)的節(jié)點電壓vcap上升。當?shù)诙娙?c2)的節(jié)點電壓vcap上升至第一偏置電壓vref后第一比較器(comparator1)的輸出進行翻轉(zhuǎn)，則第一rs觸發(fā)器(rstrigger1)輸出由高電平轉(zhuǎn)變?yōu)榈碗娖?。自適應導通時間為時鐘信號(clk)的高電平時間，時鐘信號(clk)的高電平時間等于第二電容(c2)的節(jié)點電壓vcap從0上升至第一偏置電壓vref所需時間。則自適應導通時間為：

式中，k1為常數(shù)。則所升壓型dc-dc轉(zhuǎn)換器電感上的峰值電流為：

由于升壓型dc-dc轉(zhuǎn)換器的輸出電壓紋波vripple：

vripple∈il(peak)(9)

由于升壓型dc-dc轉(zhuǎn)換器電感上的峰值電流隨著輸入電壓的增大而減小。則升壓型dc-dc轉(zhuǎn)換器的輸出電壓紋波vripple隨著輸入電壓增大而增大的問題得到了解決。此外，還請參考圖6，圖6為發(fā)明提供的不同輸入電壓下導通時間圖。

請參考圖7，圖7給出了不同輸入電壓下使用了自適應導通時間控制電路(aot)與使用恒定導通時間電路(cpip)的升壓型dc-dc轉(zhuǎn)換器的峰值電感電流對比。為了方便比較，cpic和aoc的初始峰值電感電流(0.4v輸入電壓下對應的峰值電流)被設置為相同的值，200ma。使用了aoc，峰值電感電流隨著第一輸入電壓(vin)的增大而減小。

請參考圖8，圖8給出了不同輸入電壓下使用了自適應導通時間控制電路(aot)與使用恒定導通時間電路(cpip)的升壓型dc-dc轉(zhuǎn)換器的電壓紋波對比圖。為了顯示出對比的可靠性，cpic和aoc的初始電感峰值電流，負載電流，負載電容，電感均相同。在1ma的負載電流的前提下，cpic方法的輸出紋波為28.6-200.15mv，而aoc方法的輸出電壓紋波為13.1-25.5mv；在10ma的負載電流的前提下，cpic方法的輸出電壓紋波為27.4-192.0mv，而aoc方法的輸出電壓紋波為10.5-25.7mv?？梢钥吹?，cpip的輸出短板他紋波隨著第一輸入電壓增大而增大，并且這一問題在第一輸入電壓較高時尤為嚴重。本文使用的自適應的導通控制方法可以有效的減小紋波。

本發(fā)明提供的一種用于升壓型dc-dc轉(zhuǎn)換器的自適應導通時間控制電路，具有以下有益效果：

1.在不使用電感電流檢測電路的前提下實現(xiàn)了自適應導通時間控制，減小了轉(zhuǎn)換器的功耗。

2.利用晶體管的強反型區(qū)平方關系產(chǎn)生了自適應的導通時間，降低了轉(zhuǎn)換器的紋波。

3.自適應的導通時間控制方式提高了轉(zhuǎn)換器的效率。

4.利用了晶體管強反型區(qū)平方關系產(chǎn)生了自適應的導通時間，在高輸入電壓下對輸出電壓紋波的衰減能力強，同時在低輸入電壓也能正常工作，拓寬了轉(zhuǎn)換器的輸入電壓范圍。

綜上，本文中應用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本發(fā)明的思想，在具體實施方式及應用范圍上均會有改變之處，綜上，本說明書內(nèi)容不應理解為對本發(fā)明的限制，本發(fā)明的保護范圍應以所附的權利要求為準。