本發(fā)明屬于電力工程的繼電保護(hù)自動(dòng)化領(lǐng)域，特別涉及一種基于fpga的防止繼電保護(hù)誤動(dòng)作的方法及系統(tǒng)。

背景技術(shù)：

為了適應(yīng)經(jīng)濟(jì)、社會(huì)發(fā)展的要求，應(yīng)對(duì)全球氣候變化以及電網(wǎng)面臨的重大挑戰(zhàn)，許多國(guó)家開(kāi)展了智能電網(wǎng)的研究與實(shí)踐。建設(shè)智能變電站已成為電力工業(yè)發(fā)展的必然選擇，對(duì)我國(guó)積極應(yīng)對(duì)氣候變化、確保經(jīng)濟(jì)社會(huì)持續(xù)快速發(fā)展、促進(jìn)能源結(jié)構(gòu)優(yōu)化和高效利用、保障電力供應(yīng)安全、培育戰(zhàn)略性新興產(chǎn)業(yè)、帶動(dòng)相關(guān)產(chǎn)業(yè)發(fā)展具有重要意義。

智能變電站的實(shí)現(xiàn)是通過(guò)智能保護(hù)測(cè)控裝置對(duì)開(kāi)關(guān)和刀閘安全進(jìn)行可靠正確的保護(hù)動(dòng)作和操作，實(shí)現(xiàn)輸變電設(shè)備的正常運(yùn)轉(zhuǎn)，從而保證整個(gè)電網(wǎng)系統(tǒng)的堅(jiān)強(qiáng)可靠運(yùn)行。在智能變電站系統(tǒng)中，開(kāi)關(guān)刀閘的保護(hù)動(dòng)作和操作是通過(guò)智能保護(hù)測(cè)控裝置內(nèi)部的啟動(dòng)和出口繼電器動(dòng)作實(shí)現(xiàn)的。目前，觸發(fā)保護(hù)測(cè)控裝置繼電器動(dòng)作的方式，主要是通過(guò)cpu經(jīng)外部總線(xiàn)發(fā)送保護(hù)數(shù)據(jù)到出口插件，由出口插件發(fā)送保護(hù)啟動(dòng)、出口信號(hào)驅(qū)動(dòng)相應(yīng)的繼電器動(dòng)作。由于cpu異常等因素，使得出口插件接收到的保護(hù)數(shù)據(jù)存在一定的不確定性，從而導(dǎo)致保護(hù)誤啟動(dòng)、誤出口，嚴(yán)重影響電網(wǎng)系統(tǒng)的安全運(yùn)行。為了最大程度的保證電網(wǎng)運(yùn)行的安全可靠，需要開(kāi)發(fā)出一種實(shí)現(xiàn)保護(hù)數(shù)據(jù)穩(wěn)定正確的方法。

公開(kāi)號(hào)為“cn102420462b”，名稱(chēng)為“一種智能變電站過(guò)程層智能終端設(shè)備”的中國(guó)專(zhuān)利文件，該專(zhuān)利公開(kāi)的智能終端設(shè)備包括cpu、控制fpga模塊、出口fpga，該專(zhuān)利對(duì)cpu發(fā)送的內(nèi)容經(jīng)過(guò)兩層fpga校驗(yàn)，如果cpu異常，死循環(huán)一直發(fā)出對(duì)某一個(gè)開(kāi)關(guān)刀閘的操作命令，那么通過(guò)多個(gè)fpga校驗(yàn)后，與cpu發(fā)出的命令內(nèi)容是一致的，仍然會(huì)造成繼電保護(hù)誤動(dòng)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種基于fpga的防止繼電保護(hù)誤動(dòng)作的方法，用于解決因cpu異常造成保護(hù)數(shù)據(jù)錯(cuò)誤使繼電保護(hù)誤動(dòng)的問(wèn)題，同時(shí)還提供了一種基于fpga的防止繼電保護(hù)誤動(dòng)作的系統(tǒng)。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是：

一種基于fpga的防止繼電保護(hù)誤動(dòng)作的方法，包括控制啟動(dòng)繼電器的步驟：

cpu以設(shè)定的周期向fpga持續(xù)地發(fā)送保護(hù)啟動(dòng)數(shù)據(jù)，所述保護(hù)啟動(dòng)數(shù)據(jù)包括保護(hù)啟動(dòng)狀態(tài)信號(hào)和保護(hù)啟動(dòng)執(zhí)行信號(hào)；

當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)有效，由fpga轉(zhuǎn)發(fā)保護(hù)啟動(dòng)數(shù)據(jù)，控制啟動(dòng)繼電器動(dòng)作；當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)無(wú)效，而計(jì)時(shí)未持續(xù)設(shè)定的時(shí)間后再次檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)有效，則由fpga轉(zhuǎn)發(fā)保護(hù)啟動(dòng)數(shù)據(jù)，控制啟動(dòng)繼電器動(dòng)作；或者當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)無(wú)效，計(jì)時(shí)且持續(xù)設(shè)定的時(shí)間后，控制啟動(dòng)繼電器不動(dòng)作。

進(jìn)一步地，還包括控制出口繼電器的步驟：

cpu以設(shè)定的周期向fpga持續(xù)地發(fā)送保護(hù)出口數(shù)據(jù)，所述保護(hù)出口數(shù)據(jù)包括保護(hù)出口狀態(tài)信號(hào)和保護(hù)出口執(zhí)行信號(hào)；

當(dāng)fpga檢測(cè)到保護(hù)出口狀態(tài)信號(hào)有效，由fpga轉(zhuǎn)發(fā)保護(hù)出口數(shù)據(jù)，控制出口繼電器動(dòng)作；當(dāng)fpga檢測(cè)到保護(hù)出口狀態(tài)信號(hào)無(wú)效，而計(jì)時(shí)未持續(xù)設(shè)定的時(shí)間后再次檢測(cè)到保護(hù)出口狀態(tài)信號(hào)有效，則由fpga轉(zhuǎn)發(fā)保護(hù)出口數(shù)據(jù)，控制出口繼電器動(dòng)作；或者當(dāng)fpga檢測(cè)到保護(hù)出口狀態(tài)信號(hào)無(wú)效，計(jì)時(shí)且持續(xù)設(shè)定的時(shí)間后，控制出口繼電器不動(dòng)作。

進(jìn)一步地，由所述fpga形成第一單穩(wěn)態(tài)觸發(fā)器，以判斷保護(hù)啟動(dòng)狀態(tài)信號(hào)，并且進(jìn)行計(jì)時(shí)。

進(jìn)一步地，由所述fpga形成第二單穩(wěn)態(tài)觸發(fā)器，以判斷保護(hù)出口狀態(tài)信號(hào)，并且進(jìn)行計(jì)時(shí)。

本發(fā)明還提供了一種基于fpga的防止繼電保護(hù)誤動(dòng)作的系統(tǒng)，所述系統(tǒng)包括cpu、fpga、啟動(dòng)回路，所述cpu與所述fpga連接，所述fpga分別通過(guò)啟動(dòng)回路用于與啟動(dòng)繼電器連接，所述cpu以設(shè)定的周期向fpga持續(xù)地發(fā)送保護(hù)啟動(dòng)數(shù)據(jù)，所述保護(hù)啟動(dòng)數(shù)據(jù)包括保護(hù)啟動(dòng)狀態(tài)信號(hào)和保護(hù)啟動(dòng)執(zhí)行信號(hào)；當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)有效，由fpga轉(zhuǎn)發(fā)保護(hù)啟動(dòng)數(shù)據(jù)，控制啟動(dòng)繼電器動(dòng)作；當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)無(wú)效，而計(jì)時(shí)未持續(xù)設(shè)定的時(shí)間后再次檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)有效，則由fpga轉(zhuǎn)發(fā)保護(hù)啟動(dòng)數(shù)據(jù)，控制啟動(dòng)繼電器動(dòng)作；或者當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)狀態(tài)信號(hào)無(wú)效，計(jì)時(shí)且持續(xù)設(shè)定的時(shí)間后，控制啟動(dòng)繼電器不動(dòng)作。

進(jìn)一步地，還包括出口回路，所述出口回路用于與出口繼電器連接，所述cpu以設(shè)定的周期向fpga持續(xù)地發(fā)送保護(hù)出口數(shù)據(jù)，所述保護(hù)出口數(shù)據(jù)包括保護(hù)出口狀態(tài)信號(hào)和保護(hù)出口執(zhí)行信號(hào)；

當(dāng)fpga檢測(cè)到保護(hù)出口狀態(tài)信號(hào)有效，由fpga轉(zhuǎn)發(fā)保護(hù)出口數(shù)據(jù)，控制出口繼電器動(dòng)作；當(dāng)fpga檢測(cè)到保護(hù)出口狀態(tài)信號(hào)無(wú)效，而計(jì)時(shí)未持續(xù)設(shè)定的時(shí)間后再次檢測(cè)到保護(hù)出口狀態(tài)信號(hào)有效，則由fpga轉(zhuǎn)發(fā)保護(hù)出口數(shù)據(jù)，控制出口繼電器動(dòng)作；或者當(dāng)fpga檢測(cè)到保護(hù)出口狀態(tài)信號(hào)無(wú)效，計(jì)時(shí)且持續(xù)設(shè)定的時(shí)間后，控制出口繼電器不動(dòng)作。

進(jìn)一步地，由所述fpga形成第一單穩(wěn)態(tài)觸發(fā)器，以判斷保護(hù)啟動(dòng)狀態(tài)信號(hào)，并且進(jìn)行計(jì)時(shí)。

進(jìn)一步地，由所述fpga形成第二單穩(wěn)態(tài)觸發(fā)器，以判斷保護(hù)出口狀態(tài)信號(hào)，并且進(jìn)行計(jì)時(shí)。

本發(fā)明的有益效果是：

本發(fā)明的cpu周期性的向fpga發(fā)送保護(hù)啟動(dòng)/出口數(shù)據(jù)，當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)/出口數(shù)據(jù)有效時(shí)控制啟動(dòng)/出口繼電器動(dòng)作；當(dāng)fpga檢測(cè)到保護(hù)出口狀態(tài)信號(hào)無(wú)效，而計(jì)時(shí)未持續(xù)設(shè)定的時(shí)間后再次檢測(cè)到保護(hù)啟動(dòng)/出口狀態(tài)信號(hào)有效，控制啟動(dòng)/出口繼電器動(dòng)作；或者當(dāng)fpga檢測(cè)到保護(hù)啟動(dòng)/出口狀態(tài)信號(hào)無(wú)效，計(jì)時(shí)且持續(xù)設(shè)定的時(shí)間后，控制啟動(dòng)/出口繼電器不動(dòng)作。本發(fā)明提高了保護(hù)啟動(dòng)/出口數(shù)據(jù)的正確率，進(jìn)而提高了繼電保護(hù)動(dòng)作的可靠性，且直接通過(guò)fpga發(fā)出保護(hù)啟動(dòng)、出口信號(hào)，不再經(jīng)出口插件，減少了數(shù)據(jù)的多層傳遞，提高了繼電保護(hù)的速動(dòng)性、可靠性和正確性；而且對(duì)保護(hù)數(shù)據(jù)周期性的判斷，邏輯簡(jiǎn)單，省去了繁瑣的信號(hào)內(nèi)容解析，節(jié)省fpga內(nèi)部資源。

附圖說(shuō)明

圖1為基于fpga的單穩(wěn)態(tài)電路防止保護(hù)誤動(dòng)作的原理示意圖；

圖2為fpga對(duì)保護(hù)數(shù)據(jù)進(jìn)行處理的流程圖；

圖3為fpga利用單穩(wěn)態(tài)觸發(fā)器對(duì)錯(cuò)誤的保護(hù)啟動(dòng)數(shù)據(jù)過(guò)濾的流程圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步的說(shuō)明：

本發(fā)明的一種基于fpga的防止繼電保護(hù)誤動(dòng)作的系統(tǒng)的實(shí)施例：

一種基于fpga的防止繼電保護(hù)誤動(dòng)作的系統(tǒng)，包括電源、cpu、啟動(dòng)回路、出口回路、外部flash和fpga；cpu通過(guò)外部總線(xiàn)發(fā)送保護(hù)數(shù)據(jù)給fpga；外部flash用于存放fpga程序，并在上電時(shí)引導(dǎo)加載fpga程序；電源為fpga提供正常工作所需要的電源、配置芯片；cpu發(fā)出的保護(hù)數(shù)據(jù)信號(hào)經(jīng)過(guò)fpga處理后，發(fā)出保護(hù)啟動(dòng)信號(hào)和保護(hù)出口信號(hào)，分別通過(guò)啟動(dòng)回路、出口回路驅(qū)動(dòng)相應(yīng)的啟動(dòng)繼電器和出口繼電器動(dòng)作，同時(shí)fpga通過(guò)單穩(wěn)態(tài)觸發(fā)器觸發(fā)寬度5ms的脈沖信號(hào)對(duì)錯(cuò)誤數(shù)據(jù)進(jìn)行過(guò)濾，防止保護(hù)誤啟動(dòng)、誤出口。

基于該系統(tǒng)的防止繼電保護(hù)誤動(dòng)作的方法的具體過(guò)程如下：

1、當(dāng)cpu收到開(kāi)關(guān)刀閘操作、故障等信息后，通過(guò)外部總線(xiàn)每2ms向fpga發(fā)送保護(hù)啟動(dòng)數(shù)據(jù)和保護(hù)出口數(shù)據(jù)。

2、系統(tǒng)上電fpga程序加載后，fpga實(shí)時(shí)檢測(cè)cpu發(fā)送的保護(hù)啟動(dòng)數(shù)據(jù)和保護(hù)出口數(shù)據(jù)。fpga每100us產(chǎn)生一個(gè)clk1k_en脈沖信號(hào)，當(dāng)fpga檢測(cè)到cpu發(fā)送的保護(hù)啟動(dòng)數(shù)據(jù)時(shí)，進(jìn)行處理，對(duì)于fpga，保護(hù)啟動(dòng)數(shù)據(jù)由start_updata、startp_i、startn_i、startp_o和startn_o組成，如果start_updata＝1，發(fā)出對(duì)應(yīng)的保護(hù)啟動(dòng)狀態(tài)信號(hào)，則由fpga轉(zhuǎn)發(fā)保護(hù)啟動(dòng)數(shù)據(jù)，同時(shí)fpga輸出對(duì)應(yīng)的保護(hù)啟動(dòng)執(zhí)行信號(hào)startp_o＝startp_i、startn_o＝startn_i，直接通過(guò)啟動(dòng)回路驅(qū)動(dòng)啟動(dòng)繼電器正確動(dòng)作，不再經(jīng)出口插件，減少了數(shù)據(jù)的多層傳遞，提高了繼電保護(hù)的速動(dòng)性、可靠性和正確性。

同時(shí)，fpga利用clk1k_en脈沖信號(hào)生成第一單穩(wěn)態(tài)觸發(fā)器，寬度為5ms，利用單穩(wěn)態(tài)觸發(fā)器對(duì)cpu發(fā)出的異常信號(hào)進(jìn)行過(guò)濾，當(dāng)cpu異常時(shí)，由于發(fā)出的命令時(shí)間和命令內(nèi)容都是隨機(jī)的，具有很大的不確定性，通過(guò)檢測(cè)命令中的start_updata信號(hào)，過(guò)濾錯(cuò)誤數(shù)據(jù)，分為以下情況：

(1)可能不發(fā)保護(hù)啟動(dòng)數(shù)據(jù)，此時(shí)檢測(cè)不到start_updata，或者當(dāng)start_updata＝0，計(jì)數(shù)器開(kāi)始計(jì)時(shí)，每產(chǎn)生一個(gè)脈沖信號(hào)計(jì)時(shí)器累加1，計(jì)時(shí)5ms后，輸出啟動(dòng)數(shù)據(jù)startp_o＝0、startn_o＝1，啟動(dòng)繼電器正確不動(dòng)作。

(2)如果正確數(shù)據(jù)中有部分錯(cuò)誤數(shù)據(jù)，檢測(cè)到start_updata＝0，計(jì)數(shù)器計(jì)數(shù)一次，計(jì)數(shù)器計(jì)時(shí)小于5ms時(shí)，fpga不輸出，直到檢測(cè)到start_updata＝1時(shí)，計(jì)數(shù)器進(jìn)行置0，同時(shí)fpga輸出對(duì)應(yīng)的保護(hù)啟動(dòng)信號(hào)startp_o＝startp_i、startn_o＝startn_i，通過(guò)啟動(dòng)回路驅(qū)動(dòng)啟動(dòng)繼電器正確動(dòng)作，由于cpu發(fā)送保護(hù)數(shù)據(jù)的周期是2ms，而只有當(dāng)計(jì)數(shù)器計(jì)時(shí)大于等于5ms時(shí)，每檢測(cè)到start_updata＝0，計(jì)數(shù)器計(jì)數(shù)累加一次，計(jì)數(shù)器計(jì)時(shí)大于等于5ms時(shí)，fpga才輸出startp_o＝0、startn_o＝1，這樣就可以把周期小于5ms的錯(cuò)誤數(shù)據(jù)過(guò)濾掉，不影響正常出口，同時(shí)出口信號(hào)返回，使啟動(dòng)信號(hào)維持在無(wú)效位的狀態(tài)，啟動(dòng)繼電器不動(dòng)作，防止誤出口，提高了啟動(dòng)繼電器不動(dòng)作的安全可靠性。

3、當(dāng)fpga檢測(cè)到cpu發(fā)送的保護(hù)出口數(shù)據(jù)時(shí)，進(jìn)行處理，對(duì)于fpga，保護(hù)出口數(shù)據(jù)由ck_updata、ck_i、ck_o組成，如果ck_updata＝1，發(fā)出對(duì)應(yīng)的保護(hù)出口狀態(tài)信號(hào)，則由fpga轉(zhuǎn)發(fā)保護(hù)出口數(shù)據(jù)，同時(shí)fpga輸出對(duì)應(yīng)的保護(hù)出口執(zhí)行信號(hào)ck_o＝ck_i，直接通過(guò)出口回路驅(qū)動(dòng)出口繼電器正確動(dòng)作，不再經(jīng)出口插件，減少了數(shù)據(jù)的多層傳遞，提高了繼電保護(hù)的速動(dòng)性、可靠性和正確性。

同時(shí)，fpga利用clk1k_en脈沖信號(hào)生成第二單穩(wěn)態(tài)觸發(fā)器，寬度為5ms，利用單穩(wěn)態(tài)觸發(fā)器對(duì)cpu發(fā)出的異常信號(hào)進(jìn)行過(guò)濾，當(dāng)cpu異常時(shí)，由于發(fā)出的命令時(shí)間和命令內(nèi)容都是隨機(jī)的，具有很大的不確定性，通過(guò)檢測(cè)命令中的start_updata信號(hào)，過(guò)濾錯(cuò)誤數(shù)據(jù)，分為以下情況：

(1)可能不發(fā)保護(hù)出口數(shù)據(jù)，此時(shí)檢測(cè)不到ck_updata，或者當(dāng)ck_updata＝0，計(jì)數(shù)器開(kāi)始計(jì)時(shí)，每產(chǎn)生一個(gè)脈沖信號(hào)計(jì)時(shí)器累加1，計(jì)時(shí)5ms后，輸出出口數(shù)據(jù)ck_o＝0，出口繼電器正確不動(dòng)作。

(2)如果正確數(shù)據(jù)中有部分錯(cuò)誤數(shù)據(jù)，檢測(cè)到ck_updata＝0，計(jì)數(shù)器計(jì)數(shù)一次，計(jì)數(shù)器計(jì)時(shí)小于5ms時(shí)，fpga不輸出，直到檢測(cè)到ck_updata＝1時(shí)，計(jì)數(shù)器進(jìn)行置0，同時(shí)fpga輸出對(duì)應(yīng)的出口啟動(dòng)信號(hào)ck_o＝ck_i，通過(guò)出口回路驅(qū)動(dòng)出口繼電器正確動(dòng)作，由于cpu發(fā)送保護(hù)數(shù)據(jù)的周期是2ms，而只有當(dāng)計(jì)數(shù)器計(jì)時(shí)大于等于5ms時(shí)，每檢測(cè)到ck_updata＝0，計(jì)數(shù)器計(jì)數(shù)累加一次，計(jì)數(shù)器計(jì)時(shí)大于等于5ms時(shí)，fpga才輸出ck_o＝0，這樣就可以把周期小于5ms的錯(cuò)誤數(shù)據(jù)過(guò)濾掉，不影響正常出口，同時(shí)出口信號(hào)返回，使出口信號(hào)維持在無(wú)效位的狀態(tài)，啟動(dòng)繼電器不動(dòng)作，防止誤出口，提高了出口繼電器不動(dòng)作的安全可靠性。

本實(shí)施例中，把cpu發(fā)送保護(hù)數(shù)據(jù)的周期設(shè)置為2ms，單穩(wěn)態(tài)觸發(fā)器的脈沖寬度設(shè)置為5ms，作為其他實(shí)施方式，可以根據(jù)需要設(shè)置為其他的數(shù)值，也可以設(shè)置為一個(gè)范圍。

本實(shí)施中的cpu發(fā)送保護(hù)數(shù)據(jù)的周期需小于單穩(wěn)態(tài)觸發(fā)器的脈沖寬度，這樣才能把錯(cuò)誤信號(hào)過(guò)濾出去。

本發(fā)明只對(duì)cpu發(fā)送的周期性保護(hù)信號(hào)進(jìn)行判斷，邏輯簡(jiǎn)單，不用解析cpu具體發(fā)送的是什么內(nèi)容，節(jié)省了fpga內(nèi)部資源，提高了繼電保護(hù)的速動(dòng)性。

本發(fā)明通過(guò)fpga實(shí)現(xiàn)對(duì)保護(hù)信號(hào)出口的模塊化封裝，增強(qiáng)了可移植性，縮短了再次開(kāi)發(fā)的周期。

以上給出了具體的實(shí)施方式，但本發(fā)明不局限于以上所描述的實(shí)施方式。本發(fā)明的基本思路在于上述基本方案，對(duì)本領(lǐng)域普通技術(shù)人員而言，根據(jù)本發(fā)明的教導(dǎo)，設(shè)計(jì)出各種變形的模型、公式、參數(shù)并不需要花費(fèi)創(chuàng)造性勞動(dòng)。在不脫離本發(fā)明的原理和精神的情況下對(duì)實(shí)施方式進(jìn)行的變化、修改、替換和變型仍落入本發(fā)明的保護(hù)范圍內(nèi)。