本發(fā)明涉及一種并聯(lián)系統(tǒng)均衡控制偏差量獲取電路，用于獲取系統(tǒng)均衡控制的偏差量，適用于采用最大值為基準(zhǔn)的并聯(lián)系統(tǒng)均衡控制領(lǐng)域，例如開關(guān)電源并聯(lián)供電時(shí)最大值均流控制，led并聯(lián)運(yùn)行時(shí)最大值均流控制等場合。

背景技術(shù)：

在許多工業(yè)場合，為滿足負(fù)載大范圍變化、冗余性能和可靠性能等指標(biāo)要求，往往需要對(duì)模塊進(jìn)行并聯(lián)連接，形成并聯(lián)系統(tǒng)，從而提高系統(tǒng)帶負(fù)載能力和可靠性及冗余性的性能指標(biāo)。這是基于并聯(lián)系統(tǒng)為多模塊并聯(lián)輸出結(jié)構(gòu)，具備兼容性強(qiáng)、可n+m冗余備份、可靠性強(qiáng)、性價(jià)比高、設(shè)計(jì)難度較低、易于管理等一系列優(yōu)勢(shì)，成為解決系統(tǒng)設(shè)計(jì)的首選方案之一。但是，這樣的并聯(lián)系統(tǒng)都會(huì)存在一個(gè)非常普遍的問題——即輸出量均衡控制的問題。

由于各個(gè)并聯(lián)模塊特性不可能完全一致，因而導(dǎo)致并聯(lián)系統(tǒng)各個(gè)模塊的輸出負(fù)荷不平衡。極端情況下，長期處于超負(fù)荷的模塊其壽命會(huì)大大降低，并容易引起故障，從而使得并聯(lián)系統(tǒng)可靠性和壽命急劇降低,因而必須對(duì)并聯(lián)系統(tǒng)輸出進(jìn)行均衡控制。而要實(shí)現(xiàn)輸出量均衡控制，其均衡控制偏差量的獲取是前提條件。

技術(shù)上，并聯(lián)系統(tǒng)輸出均衡控制技術(shù)主要有以并聯(lián)系統(tǒng)所有模塊輸出量的平均值為基準(zhǔn)的均衡控制方法(平均值均衡控制方案)和以并聯(lián)系統(tǒng)所有模塊輸出量中最大值為基準(zhǔn)的均衡控制方法(最大值均衡控制方案)。不論采用哪種均衡控制方案，其均衡控制偏差量獲取實(shí)現(xiàn)方式上主要有：依靠通信總線獲取均衡控制偏差量和無通信總線獲取均衡控制偏差量。平均值均衡控制偏差量主要有兩種獲取方式：⑴系統(tǒng)中每個(gè)模塊依靠通信總線獲取其他模塊的輸出量，計(jì)算系統(tǒng)輸出量的平均值和自身輸出值與平均值的差值，從而獲取均衡控制偏差量；⑵系統(tǒng)中每個(gè)模塊采樣并聯(lián)系統(tǒng)輸出量平均值電路上的電壓和自身輸出量，獲得均衡控制偏差量。最大值均衡控制偏差量主要有兩種獲取方式：⑴系統(tǒng)中每個(gè)模塊依靠通信總線獲取其他模塊的輸出量，計(jì)算系統(tǒng)輸出量的最大值和自身輸出值與最大值的差值，從而獲取均衡控制偏差量；⑵系統(tǒng)中每個(gè)模塊采樣并聯(lián)系統(tǒng)輸出量最大值電路上的電壓和自身輸出量，獲得均衡控制偏差量。

采用通信總線獲取均衡控制偏差量主要有以下不足：⑴需要通信模塊和相關(guān)接口電路，增加系統(tǒng)硬件電路復(fù)雜性和成本；⑵需要設(shè)計(jì)專用的通信協(xié)議處理數(shù)據(jù)，增加系統(tǒng)軟件開發(fā)難度和降低了系統(tǒng)的響應(yīng)速度。采用專用模擬電路獲取均衡控制偏差量主要有以下不足：⑴由于系統(tǒng)分布原因，模塊采樣端口到采樣點(diǎn)之間的阻抗不同，從而得到的基準(zhǔn)值存在偏差；⑵由于基準(zhǔn)值是通過模擬電路獲得的，因而其容易受到大功率、高頻信號(hào)的干擾。為解決干擾問題，往往需要增加高階低通濾波電路，這又會(huì)導(dǎo)致系統(tǒng)響應(yīng)速度過慢的問題。

因而，現(xiàn)有的并聯(lián)系統(tǒng)均衡控制偏差量的獲取方法，要么電路結(jié)構(gòu)復(fù)雜，要么需要通信總線組網(wǎng)和復(fù)雜的算法，要么兩者皆有，其在硬件電路規(guī)模、軟件程序復(fù)雜性等方面的缺陷均比較突出。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服上述不足之處，提供了一種結(jié)構(gòu)簡單、實(shí)用性好、抗干擾能力強(qiáng)的并聯(lián)系統(tǒng)均衡控制偏差量獲取電路，可實(shí)現(xiàn)并聯(lián)系統(tǒng)最大值均衡控制的偏差量獲取。

本發(fā)明提供一種并聯(lián)系統(tǒng)均衡控制偏差量獲取電路，其包括：

pwm調(diào)制模塊，將控制模塊輸出信號(hào)yi(t)調(diào)制為周期為t，導(dǎo)通時(shí)間為的pwm信號(hào)

同步模塊，與所述pwm調(diào)制模塊的觸發(fā)端連接，并輸出同步信號(hào)syn；

異或門，兩個(gè)輸入端，一個(gè)輸入端直接與pwm調(diào)制模塊連接，另一個(gè)輸入端獲取導(dǎo)通時(shí)間為的pwm信號(hào)pwmmax，且在兩個(gè)輸入端之間并聯(lián)二極管d，所述異或門輸出周期為t，導(dǎo)通時(shí)間為的pwm信號(hào)到控制模塊。

所述同步模塊的信號(hào)源是由外部同步時(shí)鐘提供或通過控制模塊內(nèi)部集成的同步觸發(fā)單元產(chǎn)生。

所述控制模塊包括控制單元、從控制模塊的輸出端獲取輸出信號(hào)yi(t)的采樣電路、接收采樣電路采集的輸出信號(hào)yi(t)并轉(zhuǎn)換為pwm的pwm模塊、用于捕獲異或門輸出的pwm信號(hào)的捕獲模塊以及輸出驅(qū)動(dòng)模塊。

所述異或門獲取導(dǎo)通時(shí)間為的pwm信號(hào)pwmmax的輸入端下拉電阻r接地。

本發(fā)明具有以下優(yōu)勢(shì)：

本發(fā)明無需通信總線即可實(shí)現(xiàn)并聯(lián)系統(tǒng)最大值均衡控制的偏差量獲取，具有結(jié)構(gòu)簡單，實(shí)用性好；

本發(fā)明將偏差量δyi(t)＝y(tǒng)max(t)-yi(t)轉(zhuǎn)換為兩路導(dǎo)通時(shí)間分別為和的pwm信號(hào)的導(dǎo)通時(shí)間差值并通過捕獲計(jì)算出偏差量δyi(t)。該方案避免了模擬信號(hào)受高頻開關(guān)信號(hào)的干擾及模塊采樣端口到采樣點(diǎn)之間的阻抗不同導(dǎo)致基準(zhǔn)值偏差問題；

本發(fā)明提出的偏差量獲取電路能在電源模塊出現(xiàn)故障導(dǎo)致沒有輸出時(shí)，對(duì)系統(tǒng)其他模塊偏差量的獲取不產(chǎn)生影響；采用通信總線方式實(shí)現(xiàn)均功率控制方案在電源模塊出現(xiàn)故障時(shí)，系統(tǒng)需通過復(fù)雜的通信算法確定故障模塊，確保系統(tǒng)正常工作；

本發(fā)明對(duì)模塊控制芯片要求較低，可以使用單片機(jī)等低成本控制芯片作為主控芯片，降低了設(shè)計(jì)難度；

本發(fā)明提供的并聯(lián)系統(tǒng)均衡控制偏差量獲取電路具有結(jié)構(gòu)簡單、成本低、可靠性高，實(shí)用性強(qiáng)等特點(diǎn)，系統(tǒng)并聯(lián)控制提供了一種新的方案。

附圖說明

圖1a為并聯(lián)系統(tǒng)偏差量獲取電路圖(外部同步信號(hào))。

圖1b為并聯(lián)系統(tǒng)偏差量獲取電路圖(內(nèi)部同步信號(hào))。

圖2為輸出信號(hào)的pwm調(diào)制原理圖。

圖3為最大導(dǎo)通時(shí)間pwm信號(hào)獲取電路圖。

圖4為pwm導(dǎo)通時(shí)間差原理。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例作進(jìn)一步說明：

如圖1a和圖1b所示，本發(fā)明提供一種并聯(lián)系統(tǒng)均衡控制偏差量獲取電路，該并聯(lián)系統(tǒng)均衡控制偏差量獲取電路與控制模塊連接，且其數(shù)量與所述控制模塊的數(shù)量相一致，且并聯(lián)設(shè)置，采用統(tǒng)一個(gè)同步信號(hào)以及同一個(gè)基準(zhǔn)信號(hào)。

并聯(lián)系統(tǒng)均衡控制偏差量獲取電路包括：

pwm調(diào)制模塊，將控制模塊輸出信號(hào)yi(t)調(diào)制為周期為t，導(dǎo)通時(shí)間為的pwm信號(hào)

同步模塊，與所述pwm調(diào)制模塊的觸發(fā)端連接，并輸出同步信號(hào)syn，同步信號(hào)syn觸發(fā)pwm調(diào)制工作，即syn的上升沿(或下降沿)觸發(fā)一次pwm調(diào)制工作；

異或門，兩個(gè)輸入端，一個(gè)輸入端直接與pwm調(diào)制模塊連接，另一個(gè)輸入端獲取導(dǎo)通時(shí)間為的pwm信號(hào)pwmmax，且在兩個(gè)輸入端之間并聯(lián)二極管d，所述異或門輸出周期為t，導(dǎo)通時(shí)間為的pwm信號(hào)到控制模塊，其中：

所述異或門獲取導(dǎo)通時(shí)間為的pwm信號(hào)pwmmax的輸入端接接線端子j1，并用于接收/輸出最大pwmmax；接線端子j2則與同步模塊連接，用于接收同步信號(hào)syn；

所述同步模塊的信號(hào)源是由外部同步時(shí)鐘提供或通過控制模塊內(nèi)部集成的同步觸發(fā)單元產(chǎn)生。采用外部同步時(shí)鐘的優(yōu)勢(shì)在于系統(tǒng)結(jié)構(gòu)簡單，但缺點(diǎn)是可靠性差；而采用模塊內(nèi)部集成的同步觸發(fā)單元的優(yōu)勢(shì)在于系統(tǒng)可靠性高，而缺點(diǎn)在于每個(gè)模塊都必須集成一個(gè)同步觸發(fā)單元單路，系統(tǒng)復(fù)雜。

所述控制模塊包括控制單元、從控制模塊的輸出端獲取輸出信號(hào)yi(t)的采樣電路、接收采樣電路采集的輸出信號(hào)yi(t)并轉(zhuǎn)換為pwm的pwm模塊、用于捕獲異或門輸出的pwm信號(hào)的捕獲模塊以及輸出驅(qū)動(dòng)模塊。

所述異或門獲取導(dǎo)通時(shí)間為的pwm信號(hào)pwmmax的輸入端下拉電阻r接地。

圖2為輸出信號(hào)的pwm調(diào)制原理圖，其將yi(t)信號(hào)調(diào)制為周期為t，導(dǎo)通時(shí)間為的pwm信號(hào)由pwm調(diào)制原理、幾何相似三角形知識(shí)可得：

其中：yi(t)為輸出信號(hào)；y^norm為模塊輸出的參考值，其值不小于控制模塊輸出的理論最大值；t為pwm信號(hào)的周期；為導(dǎo)通時(shí)間；

圖3為最大導(dǎo)通時(shí)間pwm信號(hào)獲取電路圖，當(dāng)具有相同的周期t并且同步，則上升沿出現(xiàn)在同一時(shí)刻。由《電工電子學(xué)》知識(shí)可知，圖3所示電路用于獲得導(dǎo)通時(shí)間最長的pwm信號(hào)，令其為pwmmax，其導(dǎo)通時(shí)間滿足：

聯(lián)立(1)，(2)可得：

其中：為并聯(lián)系統(tǒng)模塊輸出值的最大值；

圖4為pwm導(dǎo)通時(shí)間差原理圖，由邏輯代數(shù)可知，兩個(gè)數(shù)字信號(hào)異或運(yùn)算法則是：兩個(gè)信號(hào)相同輸出為0，不同輸出為1。從圖中可以看出對(duì)同步的信號(hào)和pwmmax進(jìn)行異或運(yùn)算，即可獲得導(dǎo)通時(shí)間為的pwm信號(hào)圖4中異或門的輸出信號(hào)邏輯關(guān)系上滿足：

的導(dǎo)通時(shí)間滿足：

聯(lián)立方程(1)、(2)、(3)、(4)、(5)可得：

令輸出量的偏差量為δyi(t)＝y(tǒng)max(t)-yi(t)，系數(shù)則：

由公式(7)可知，δyi(t)與為線性關(guān)系，因而可以通過捕獲的導(dǎo)通時(shí)間的值計(jì)算并聯(lián)系統(tǒng)均衡控制的偏差量。

基于以上原理，本發(fā)明所述一種并聯(lián)系統(tǒng)均衡控制偏差量獲取電路的工作原理和過程為：

(1)以時(shí)間ts為間隔對(duì)第i個(gè)模塊的輸出yi(t)進(jìn)行調(diào)制，得到周期為t，導(dǎo)通時(shí)間為的pwm信號(hào)

(2)在同步信號(hào)syn的上升沿(或下降沿)時(shí)刻，使能輸出信號(hào)；

(3)在輸出信號(hào)的同時(shí)，啟動(dòng)捕獲單元，使能捕獲中斷；

(4)進(jìn)入捕獲中斷，獲取的導(dǎo)通時(shí)間

(5)依據(jù)公式計(jì)算出并聯(lián)系統(tǒng)第i個(gè)模塊均衡控制的偏差量。

實(shí)施例不應(yīng)視為對(duì)本發(fā)明的限制，任何基于本發(fā)明的精神所作的改進(jìn)，都應(yīng)在本發(fā)明的保護(hù)范圍之內(nèi)。