本技術(shù)涉及電源領(lǐng)域，尤其是涉及一種電源系統(tǒng)高效均流方法、裝置及存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、電源并機(jī)通常是為了提供更大的輸出，而并機(jī)過程中，均流是一個(gè)重要環(huán)節(jié)。為了實(shí)現(xiàn)均流，目前一般的做法是：用戶指定某一臺(tái)電源作為主機(jī)，其余電源作為從機(jī)受主機(jī)控制，主機(jī)需要采集各個(gè)從機(jī)的電流，然后求和取平均后作為從機(jī)的給定在發(fā)送至每個(gè)從機(jī),整個(gè)過程存在響應(yīng)慢的問題。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)旨在提出一種電源系統(tǒng)高效均流方法、裝置及存儲(chǔ)介質(zhì)，提升了電源并機(jī)過程中響應(yīng)的效率。

2、根據(jù)本技術(shù)的第一方面實(shí)施例的電源系統(tǒng)高效均流方法，所述電源系統(tǒng)包括多個(gè)需進(jìn)行并機(jī)的電源裝置，每個(gè)所述電源裝置皆包括依次連接的控制模塊、fpga光纖通信模塊、電源執(zhí)行機(jī)構(gòu)；每個(gè)所述fpga光纖通信模塊內(nèi)置有采樣模塊，所述采樣模塊用于采集對(duì)應(yīng)所述電源裝置輸出的運(yùn)行adc數(shù)據(jù)；每個(gè)所述fpga光纖通信模塊內(nèi)配置有ram單元，每個(gè)所述電源裝置啟動(dòng)時(shí)通過所述控制模塊加載對(duì)應(yīng)關(guān)系表和多個(gè)運(yùn)行實(shí)際數(shù)據(jù)至所述ram單元中；所述控制模塊內(nèi)存儲(chǔ)有與多個(gè)所述電源裝置對(duì)應(yīng)的多個(gè)所述對(duì)應(yīng)關(guān)系表，每個(gè)所述對(duì)應(yīng)關(guān)系表表征對(duì)應(yīng)所述電源裝置的多個(gè)所述運(yùn)行實(shí)際數(shù)據(jù)與多個(gè)所述運(yùn)行adc數(shù)據(jù)之間的對(duì)應(yīng)關(guān)系；所述fpga光纖通信模塊具有第一光纖發(fā)送端、第一光纖接收端、第二光纖發(fā)送端和第二光纖接收端；所述電源執(zhí)行機(jī)構(gòu)用于根據(jù)電源輸出設(shè)置參數(shù)進(jìn)行電壓、電流輸出；多個(gè)所述電源裝置通過所述fpga光纖通信模塊依次循環(huán)設(shè)置，多個(gè)所述fpga光纖通信模塊通過第一光纖發(fā)送端和第一光纖接收端依次串聯(lián)，形成第一環(huán)狀通訊鏈路，多個(gè)所述fpga光纖通信模塊通過第二光纖發(fā)送端和第二光纖接收端依次串聯(lián)，形成第二環(huán)狀通訊鏈路，所述第二環(huán)狀通訊鏈路和所述第一環(huán)狀通訊鏈路信號(hào)傳輸方向相反；每個(gè)所述fpga光纖通信模塊配置為全雙工通信模塊；

3、所述電源系統(tǒng)高效均流方法應(yīng)用于作為主機(jī)的所述電源裝置，所述電源系統(tǒng)中除主機(jī)以外的所述電源裝置作為從機(jī)，所述電源系統(tǒng)高效均流方法包括：

4、獲取均流信息，所述均流信息包括設(shè)置電壓、設(shè)置電流；所述設(shè)置電流根據(jù)所述主機(jī)輸出的所述運(yùn)行實(shí)際數(shù)據(jù)得到，所述運(yùn)行實(shí)際數(shù)據(jù)由所述主機(jī)的fpga光纖通信模塊通過所述對(duì)應(yīng)關(guān)系表和所述采樣模塊采集所述主機(jī)的運(yùn)行adc數(shù)據(jù)得到；所述設(shè)置電壓根據(jù)用戶預(yù)設(shè)電壓和預(yù)設(shè)電壓增量得到；

5、每間隔預(yù)設(shè)電源控制周期，根據(jù)所述均流信息生成主機(jī)設(shè)置幀，并將所述主機(jī)設(shè)置幀通過所述第一環(huán)狀通訊鏈路傳輸至每個(gè)所述從機(jī)，以使得每個(gè)所述從機(jī)根據(jù)所述均流信息進(jìn)行電壓調(diào)整、電流調(diào)整；

6、每間隔所述預(yù)設(shè)電源控制周期，獲取所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中存儲(chǔ)的每個(gè)所述從機(jī)的運(yùn)行實(shí)際數(shù)據(jù)，多個(gè)所述從機(jī)的所述運(yùn)行實(shí)際數(shù)據(jù)通過所述第二環(huán)狀通訊鏈路傳輸至所述主機(jī)的所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中。

7、根據(jù)本技術(shù)的第二方面實(shí)施例的電源系統(tǒng)高效均流方法，所述電源系統(tǒng)包括多個(gè)需進(jìn)行并機(jī)的電源裝置，每個(gè)所述電源裝置皆包括依次連接的控制模塊、fpga光纖通信模塊、電源執(zhí)行機(jī)構(gòu)；每個(gè)所述fpga光纖通信模塊內(nèi)置有采樣模塊，所述采樣模塊用于采集對(duì)應(yīng)所述電源裝置輸出的運(yùn)行adc數(shù)據(jù)；每個(gè)所述fpga光纖通信模塊內(nèi)配置有ram單元，每個(gè)所述電源裝置啟動(dòng)時(shí)通過所述控制模塊加載對(duì)應(yīng)關(guān)系表和多個(gè)運(yùn)行實(shí)際數(shù)據(jù)至所述ram單元中；所述控制模塊內(nèi)存儲(chǔ)有與多個(gè)所述電源裝置對(duì)應(yīng)的多個(gè)所述對(duì)應(yīng)關(guān)系表，每個(gè)所述對(duì)應(yīng)關(guān)系表表征對(duì)應(yīng)所述電源裝置的多個(gè)所述運(yùn)行實(shí)際數(shù)據(jù)與多個(gè)所述運(yùn)行adc數(shù)據(jù)之間的對(duì)應(yīng)關(guān)系；所述fpga光纖通信模塊具有第一光纖發(fā)送端、第一光纖接收端、第二光纖發(fā)送端和第二光纖接收端，所述電源執(zhí)行機(jī)構(gòu)用于根據(jù)電源輸出設(shè)置參數(shù)進(jìn)行電壓、電流輸出；多個(gè)所述電源裝置通過所述fpga光纖通信模塊依次循環(huán)設(shè)置，多個(gè)所述fpga光纖通信模塊通過第一光纖發(fā)送端和第一光纖接收端依次串聯(lián)，形成第一環(huán)狀通訊鏈路，多個(gè)所述fpga光纖通信模塊通過第二光纖發(fā)送端和第二光纖接收端依次串聯(lián)，形成第二環(huán)狀通訊鏈路，所述第二環(huán)狀通訊鏈路和所述第一環(huán)狀通訊鏈路信號(hào)傳輸方向相反；每個(gè)所述fpga光纖通信模塊配置為全雙工通信模塊；

8、所述電源系統(tǒng)高效均流方法應(yīng)用于任一作為從機(jī)的所述電源裝置，所述電源系統(tǒng)中選取一個(gè)所述電源裝置作為主機(jī)，除去所述主機(jī)以外的所述電源裝置皆作為從機(jī)，所述電源系統(tǒng)高效均流方法包括：

9、每間隔預(yù)設(shè)電源控制周期，獲取所述第一環(huán)狀通訊鏈路中上一位次所述電源裝置傳輸至所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中存儲(chǔ)的主機(jī)設(shè)置幀，所述主機(jī)設(shè)置幀由所述主機(jī)根據(jù)均流信息生成并通過所述第一環(huán)狀通訊鏈路發(fā)送；所述均流信息包括設(shè)置電壓、設(shè)置電流，所述設(shè)置電流根據(jù)所述主機(jī)輸出的所述運(yùn)行實(shí)際數(shù)據(jù)得到，所述運(yùn)行實(shí)際數(shù)據(jù)由所述主機(jī)的fpga光纖通信模塊通過所述對(duì)應(yīng)關(guān)系表和所述采樣模塊采集所述主機(jī)的運(yùn)行adc數(shù)據(jù)得到；所述設(shè)置電壓根據(jù)預(yù)設(shè)電壓增量和用戶通過所述主機(jī)輸入的用戶預(yù)設(shè)電壓得到；

10、根據(jù)所述設(shè)置電壓完成電壓調(diào)整；

11、根據(jù)所述設(shè)置電流完成電流調(diào)整；

12、每間隔所述預(yù)設(shè)電源控制周期，獲取所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中存儲(chǔ)的運(yùn)行實(shí)際數(shù)據(jù)，并將所述運(yùn)行實(shí)際數(shù)據(jù)填充至從機(jī)上傳幀中對(duì)應(yīng)的記錄區(qū)段，再通過所述第二環(huán)狀通訊鏈路將所述從機(jī)上傳幀傳輸至下一位次所述電源裝置；所述從機(jī)上傳幀包括與多個(gè)所述從機(jī)對(duì)應(yīng)的多個(gè)記錄區(qū)段，每個(gè)所述記錄區(qū)段用于寫入對(duì)應(yīng)所述從機(jī)的運(yùn)行實(shí)際數(shù)據(jù)。

13、根據(jù)本技術(shù)的第三方面實(shí)施例的電源系統(tǒng)高效均流裝置，所述電源系統(tǒng)包括多個(gè)需進(jìn)行并機(jī)的電源裝置，每個(gè)所述電源裝置皆包括依次連接的控制模塊、fpga光纖通信模塊、電源執(zhí)行機(jī)構(gòu)；每個(gè)所述fpga光纖通信模塊內(nèi)置有采樣模塊，所述采樣模塊用于采集對(duì)應(yīng)所述電源裝置輸出的運(yùn)行adc數(shù)據(jù)；每個(gè)所述fpga光纖通信模塊內(nèi)配置有ram單元，每個(gè)所述電源裝置啟動(dòng)時(shí)通過所述控制模塊加載對(duì)應(yīng)關(guān)系表和多個(gè)運(yùn)行實(shí)際數(shù)據(jù)至所述ram單元中；所述控制模塊內(nèi)存儲(chǔ)有與多個(gè)所述電源裝置對(duì)應(yīng)的多個(gè)所述對(duì)應(yīng)關(guān)系表，每個(gè)所述對(duì)應(yīng)關(guān)系表表征對(duì)應(yīng)所述電源裝置的多個(gè)所述運(yùn)行實(shí)際數(shù)據(jù)與多個(gè)所述運(yùn)行adc數(shù)據(jù)之間的對(duì)應(yīng)關(guān)系；所述fpga光纖通信模塊具有第一光纖發(fā)送端、第一光纖接收端、第二光纖發(fā)送端和第二光纖接收端；所述電源執(zhí)行機(jī)構(gòu)用于根據(jù)電源輸出設(shè)置參數(shù)進(jìn)行電壓、電流輸出；多個(gè)所述電源裝置通過所述fpga光纖通信模塊依次循環(huán)設(shè)置，多個(gè)所述fpga光纖通信模塊通過第一光纖發(fā)送端和第一光纖接收端依次串聯(lián)，形成第一環(huán)狀通訊鏈路，多個(gè)所述fpga光纖通信模塊通過第二光纖發(fā)送端和第二光纖接收端依次串聯(lián)，形成第二環(huán)狀通訊鏈路，所述第二環(huán)狀通訊鏈路和所述第一環(huán)狀通訊鏈路信號(hào)傳輸方向相反；每個(gè)所述fpga光纖通信模塊配置為全雙工通信模塊；

14、所述電源系統(tǒng)高效均流裝置應(yīng)用于作為主機(jī)的所述電源裝置，所述電源系統(tǒng)中除主機(jī)以外的所述電源裝置作為從機(jī)，所述電源系統(tǒng)高效均流裝置包括：

15、均流信息獲取模塊，用于獲取均流信息，所述均流信息包括設(shè)置電壓、設(shè)置電流；所述設(shè)置電流根據(jù)所述主機(jī)輸出的所述運(yùn)行實(shí)際數(shù)據(jù)得到，所述運(yùn)行實(shí)際數(shù)據(jù)由所述主機(jī)的fpga光纖通信模塊通過所述對(duì)應(yīng)關(guān)系表和所述采樣模塊采集所述主機(jī)的運(yùn)行adc數(shù)據(jù)得到；所述設(shè)置電壓根據(jù)用戶預(yù)設(shè)電壓和預(yù)設(shè)電壓增量得到；

16、設(shè)置數(shù)據(jù)輸出模塊，用于每間隔預(yù)設(shè)電源控制周期，根據(jù)所述均流信息生成主機(jī)設(shè)置幀，并將所述主機(jī)設(shè)置幀通過所述第一環(huán)狀通訊鏈路傳輸至每個(gè)所述從機(jī)，以使得每個(gè)所述從機(jī)根據(jù)所述均流信息進(jìn)行電壓調(diào)整、電流調(diào)整；

17、上傳數(shù)據(jù)接收模塊，用于每間隔所述預(yù)設(shè)電源控制周期，獲取所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中存儲(chǔ)的每個(gè)所述從機(jī)的運(yùn)行實(shí)際數(shù)據(jù)，多個(gè)所述從機(jī)的所述運(yùn)行實(shí)際數(shù)據(jù)通過所述第二環(huán)狀通訊鏈路傳輸至所述主機(jī)的所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中。

18、根據(jù)本技術(shù)的第四方面實(shí)施例的電源系統(tǒng)高效均流裝置，所述電源系統(tǒng)包括多個(gè)需進(jìn)行并機(jī)的電源裝置，每個(gè)所述電源裝置皆包括依次連接的控制模塊、fpga光纖通信模塊、電源執(zhí)行機(jī)構(gòu)；每個(gè)所述fpga光纖通信模塊內(nèi)置有采樣模塊，所述采樣模塊用于采集對(duì)應(yīng)所述電源裝置輸出的運(yùn)行adc數(shù)據(jù)；每個(gè)所述fpga光纖通信模塊內(nèi)配置有ram單元，每個(gè)所述電源裝置啟動(dòng)時(shí)通過所述控制模塊加載對(duì)應(yīng)關(guān)系表和多個(gè)運(yùn)行實(shí)際數(shù)據(jù)至所述ram單元中；所述控制模塊內(nèi)存儲(chǔ)有與多個(gè)所述電源裝置對(duì)應(yīng)的多個(gè)所述對(duì)應(yīng)關(guān)系表，每個(gè)所述對(duì)應(yīng)關(guān)系表表征對(duì)應(yīng)所述電源裝置的多個(gè)所述運(yùn)行實(shí)際數(shù)據(jù)與多個(gè)所述運(yùn)行adc數(shù)據(jù)之間的對(duì)應(yīng)關(guān)系；所述fpga光纖通信模塊具有第一光纖發(fā)送端、第一光纖接收端、第二光纖發(fā)送端和第二光纖接收端，所述電源執(zhí)行機(jī)構(gòu)用于根據(jù)電源輸出設(shè)置參數(shù)進(jìn)行電壓、電流輸出；多個(gè)所述電源裝置通過所述fpga光纖通信模塊依次循環(huán)設(shè)置，多個(gè)所述fpga光纖通信模塊通過第一光纖發(fā)送端和第一光纖接收端依次串聯(lián)，形成第一環(huán)狀通訊鏈路，多個(gè)所述fpga光纖通信模塊通過第二光纖發(fā)送端和第二光纖接收端依次串聯(lián)，形成第二環(huán)狀通訊鏈路，所述第二環(huán)狀通訊鏈路和所述第一環(huán)狀通訊鏈路信號(hào)傳輸方向相反；每個(gè)所述fpga光纖通信模塊配置為全雙工通信模塊；

19、所述電源系統(tǒng)高效均流裝置應(yīng)用于任一作為從機(jī)的所述電源裝置，所述電源系統(tǒng)中選取一個(gè)所述電源裝置作為主機(jī)，除去所述主機(jī)以外的所述電源裝置皆作為從機(jī)，所述電源系統(tǒng)高效均流裝置包括：

20、設(shè)置數(shù)據(jù)獲取模塊，用于每間隔預(yù)設(shè)電源控制周期，獲取所述第一環(huán)狀通訊鏈路中上一位次所述電源裝置傳輸至所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中存儲(chǔ)的主機(jī)設(shè)置幀，所述主機(jī)設(shè)置幀由所述主機(jī)根據(jù)均流信息生成并通過所述第一環(huán)狀通訊鏈路發(fā)送；所述均流信息包括設(shè)置電壓、設(shè)置電流，所述設(shè)置電流根據(jù)所述主機(jī)輸出的所述運(yùn)行實(shí)際數(shù)據(jù)得到，所述運(yùn)行實(shí)際數(shù)據(jù)由所述主機(jī)的fpga光纖通信模塊通過所述對(duì)應(yīng)關(guān)系表和所述采樣模塊采集所述主機(jī)的運(yùn)行adc數(shù)據(jù)得到；所述設(shè)置電壓根據(jù)預(yù)設(shè)電壓增量和用戶通過所述主機(jī)輸入的用戶預(yù)設(shè)電壓得到；

21、電壓調(diào)整模塊，用于根據(jù)所述設(shè)置電壓完成電壓調(diào)整；

22、電流調(diào)整模塊，用于根據(jù)所述設(shè)置電流完成電流調(diào)整；

23、上傳數(shù)據(jù)輸出模塊，用于每間隔所述預(yù)設(shè)電源控制周期，獲取所述控制模塊內(nèi)預(yù)設(shè)緩存區(qū)中存儲(chǔ)的運(yùn)行實(shí)際數(shù)據(jù)，并將所述運(yùn)行實(shí)際數(shù)據(jù)填充至從機(jī)上傳幀中對(duì)應(yīng)的記錄區(qū)段，再通過所述第二環(huán)狀通訊鏈路將所述從機(jī)上傳幀傳輸至下一位次所述電源裝置；所述從機(jī)上傳幀包括與多個(gè)所述從機(jī)對(duì)應(yīng)的多個(gè)記錄區(qū)段，每個(gè)所述記錄區(qū)段用于寫入對(duì)應(yīng)所述從機(jī)的運(yùn)行實(shí)際數(shù)據(jù)。

24、根據(jù)本技術(shù)的第五方面實(shí)施例的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于執(zhí)行如上述第一方面實(shí)施例所述的電源系統(tǒng)高效均流方法。

25、本技術(shù)的電源系統(tǒng)高效均流方法、裝置及存儲(chǔ)介質(zhì)，通過在每個(gè)電源裝置中設(shè)置ram單元，并在電源裝置啟動(dòng)時(shí)將對(duì)應(yīng)關(guān)系表和多個(gè)運(yùn)行實(shí)際數(shù)據(jù)加載ram單元中，使得fpga光纖通信模塊可以具備數(shù)據(jù)采樣模塊采集的運(yùn)行adc數(shù)據(jù)得到運(yùn)行實(shí)際數(shù)據(jù)的能力，從而可以減少控制模塊數(shù)據(jù)預(yù)處理所需要花費(fèi)的時(shí)間，進(jìn)而提高控制模塊的整體數(shù)據(jù)處理數(shù)據(jù)，實(shí)現(xiàn)與光纖通信鏈路的高速通訊速率的匹配，在整體上提高響應(yīng)率，更好地保證大數(shù)量電源裝置并機(jī)時(shí)的動(dòng)態(tài)特性。

26、本技術(shù)的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本技術(shù)而了解。