一種實(shí)現(xiàn)柔性輸電通用控制器內(nèi)部數(shù)據(jù)交互的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種數(shù)據(jù)交互方法，尤其涉及一種實(shí)現(xiàn)柔性輸電通用控制器內(nèi)部數(shù)據(jù)交互的方法，屬于電網(wǎng)調(diào)度技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]柔性交流輸電技術(shù)(FlexibleAlternating Current Transmiss1n Systems，簡稱FACTS)由美國電力專家N.G.Hingorani于1986年提出，他將FACTS定義為“除了直流輸電之外所有將電力電子技術(shù)用于輸電的實(shí)際應(yīng)用技術(shù)”。該技術(shù)是現(xiàn)代電力電子技術(shù)與電力系統(tǒng)相結(jié)合的產(chǎn)物，其主要內(nèi)容是在輸電系統(tǒng)的主要部位，采用具有單獨(dú)或綜合功能的電力電子裝置，對輸電系統(tǒng)的主要參數(shù)(如電壓、相位差、電抗等)進(jìn)行靈活快速的適時(shí)控制，以期實(shí)現(xiàn)輸送功率合理分配，降低功率損耗和發(fā)電成本，大幅度提高系統(tǒng)穩(wěn)定和可靠性。
[0003]目前，常用的柔性交流輸電設(shè)備可分為串聯(lián)補(bǔ)償裝置、并聯(lián)補(bǔ)償裝置和綜合控制裝置。串聯(lián)補(bǔ)償裝置，如晶閘管控制串聯(lián)電容器(TCSC)、靜止同步串聯(lián)補(bǔ)償器(SSSC)等，主要用于改變有功潮流分布，提高電力系統(tǒng)的輸送容量和暫態(tài)穩(wěn)定性等；并聯(lián)補(bǔ)償裝置，如靜止無功補(bǔ)償器(SVC)、靜止同步補(bǔ)償器(STATC0M)等，主要用于改善無功分布，進(jìn)行電壓調(diào)整和提高系統(tǒng)電壓穩(wěn)定性等；綜合控制裝置，如統(tǒng)一潮流控制器(UPFC)等，綜合了串、并聯(lián)補(bǔ)償?shù)墓δ芎吞攸c(diǎn)，可以實(shí)現(xiàn)潮流控制等多種功能。在這些柔性交流輸電設(shè)備中，應(yīng)用大功率、高性能的電力電子元件制成可控的有功或無功設(shè)備，以實(shí)現(xiàn)對輸電系統(tǒng)的電壓、阻抗、相位角、功率、潮流等的靈活控制，將原來基本不可控的電網(wǎng)變得可以全面控制，從而大大提尚電力系統(tǒng)的靈活性和穩(wěn)定性。
[0004]目前，上述柔性交流輸電設(shè)備大部分采用工業(yè)控制平臺(tái)進(jìn)行設(shè)計(jì)。工業(yè)控制平臺(tái)上多采用背板上的通用高速總線進(jìn)行板卡之間的數(shù)據(jù)傳輸。通用高速總線具有速度快、兼容性強(qiáng)等優(yōu)點(diǎn)，市面上也容易買到使用通用總線接口的板卡產(chǎn)品。常見的通用高速總線有緊湊型 PCI (Compact Peripheral Component Interconnect)總線、PCIe (PCI Express，新一代總線接口)等。
[0005]但是，由于通用高速總線需要考慮兼容各種板卡，因此其通信協(xié)議都比較復(fù)雜，不僅在硬件上需要很多專用芯片的支持，而且在操作系統(tǒng)應(yīng)用軟件層面也需要復(fù)雜的協(xié)議支持，以滿足不同板卡之間的數(shù)據(jù)交互要求。這樣也造成了數(shù)據(jù)交換時(shí)實(shí)時(shí)性不高的問題。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術(shù)的不足，本發(fā)明所要解決的技術(shù)問題在于提供一種實(shí)現(xiàn)柔性輸電通用控制器內(nèi)部數(shù)據(jù)交互的方法。
[0007]為實(shí)現(xiàn)上述的發(fā)明目的，本發(fā)明采用下述的技術(shù)方案:
[0008]一種實(shí)現(xiàn)柔性輸電通用控制器內(nèi)部數(shù)據(jù)交互的方法，包括如下步驟:
[0009](I)設(shè)置總線控制周期；
[0010](2)主控插件采集電流信號(hào)和電壓信號(hào)，進(jìn)行處理后得到控制參考變量；
[0011](3)主控插件進(jìn)行譯碼，生成片選信號(hào)；
[0012](4)主控插件將控制參考變量寫入對應(yīng)的脈沖插件內(nèi)；
[0013](5)主控插件從對應(yīng)的脈沖插件相連接的功率模塊內(nèi)讀取數(shù)據(jù)；
[0014](6)通過所述數(shù)據(jù)判斷功率模塊的狀態(tài)是否正常，如果正常進(jìn)入下一個(gè)周期，如果不正常，則閉鎖所述脈沖插件。
[0015]其中較優(yōu)地，所述步驟(4)進(jìn)一步包括:
[0016]第2總線鎖存芯片的方向選擇管腳連接到低電平，低位地址線從主控插件內(nèi)部驅(qū)動(dòng)總線；
[0017]第I總線鎖存芯片的方向選擇管腳與讀寫控制線相連接，當(dāng)讀寫控制線為低電平時(shí)，主控插件將控制參考變量寫入數(shù)據(jù)線；
[0018]第4總線鎖存芯片的方向選擇管腳連接到高電平，低位地址線從總線驅(qū)動(dòng)脈沖插件內(nèi)部；
[0019]第3總線鎖存芯片的方向選擇管腳與讀寫控制線相連接，當(dāng)讀寫控制線為高電平時(shí)，數(shù)據(jù)線將控制參考變量寫入脈沖插件。
[0020]其中較優(yōu)地，所述步驟(5)進(jìn)一步包括:
[0021]第4總線鎖存芯片的方向選擇管腳連接到高電平，低位地址線從總線驅(qū)動(dòng)脈沖插件內(nèi)部；
[0022]第3總線鎖存芯片的方向選擇管腳與讀寫控制線相連接，當(dāng)讀寫控制線為高電平時(shí)，脈沖插件將數(shù)據(jù)寫入數(shù)據(jù)線；
[0023]第2總線鎖存芯片的方向選擇管腳連接到低電平，低位地址線從主控插件內(nèi)部驅(qū)動(dòng)總線；
[0024]第I總線鎖存芯片的方向選擇管腳與讀寫控制線相連接，當(dāng)讀寫控制線為高電平時(shí)，主控插件從數(shù)據(jù)線讀取數(shù)據(jù)。
[0025]其中較優(yōu)地，所述步驟￠)中，所述主控插件通過對所述脈沖插件的數(shù)據(jù)進(jìn)行判斷，若發(fā)現(xiàn)數(shù)據(jù)異常，則直接下發(fā)閉鎖信號(hào)，瞬時(shí)閉鎖所述脈沖插件。
[0026]其中較優(yōu)地，所述步驟￠)中，所述主控插件通過反饋線收到所述脈沖插件的故障信息后，通過閉鎖線下發(fā)閉鎖信號(hào)，瞬時(shí)閉鎖所述脈沖插件。
[0027]其中較優(yōu)地，所述第I總線鎖存芯片和第2總線鎖存芯片始終使能。
[0028]其中較優(yōu)地，在所述主控插件內(nèi)部進(jìn)行地址譯碼，其中高4位地址線O?F分別對應(yīng)脈沖插件CO?C15的片選信號(hào)。
[0029]其中較優(yōu)地，所述脈沖插件最多有16個(gè)，并且每一個(gè)脈沖插件與多個(gè)功率模塊相連接。
[0030]其中較優(yōu)地，在一個(gè)控制周期內(nèi)分別向16個(gè)脈沖插件寫入10個(gè)16位數(shù)據(jù)，并且讀取10個(gè)16位數(shù)據(jù)。
[0031]其中較優(yōu)地，所述控制周期為100微秒。
[0032]利用本發(fā)明所提供的方法，可以實(shí)現(xiàn)總線在一個(gè)控制周期內(nèi)較優(yōu)的數(shù)據(jù)讀寫能力，滿足了工業(yè)控制平臺(tái)對數(shù)據(jù)交互實(shí)時(shí)性的要求。與現(xiàn)有技術(shù)相比，其實(shí)時(shí)性有較大的提尚O
【附圖說明】
[0033]圖1為柔性輸電通用控制器的插件分布示意圖；
[0034]圖2為本發(fā)明所提供的總線系統(tǒng)示意圖；
[0035]圖3為圖2所示的總線系統(tǒng)的局部示意圖；
[0036]圖4為本發(fā)明所提供的總線系統(tǒng)實(shí)現(xiàn)內(nèi)部數(shù)據(jù)交互的示意圖。
【具體實(shí)施方式】
[0037]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明的技術(shù)內(nèi)容作進(jìn)一步的說明。
[0038]一般情況下，通用高速總線需要考慮兼容多種板卡，通信協(xié)議比較復(fù)雜，導(dǎo)致數(shù)據(jù)交換時(shí)存在實(shí)時(shí)性不高等技術(shù)問題。本發(fā)明針對柔性輸電控制器的需求，提供一種能夠滿足主控插件和脈沖插件之間數(shù)據(jù)實(shí)時(shí)傳輸要求、通信協(xié)議簡單的自定義總線。如圖1所示，柔性輸電通用控制器包括電源插件A、主控插件B、脈沖插件CO?C15 (可選擇配置，最多可支持16塊脈沖插件)。其中，電源插件A上設(shè)置5V和24V的開關(guān)電源，為主控插件B和脈沖插件C供電，后面不再一一贅述了 ；主控插件B上可以設(shè)置數(shù)字信號(hào)處理器(DSP)、可編程邏輯器件(FPGA)以及它們的相關(guān)外圍電路；脈沖插件C上設(shè)置可編程邏輯器件(FPGA)以及相關(guān)外圍電路，通過光纖與柔性交流輸電設(shè)備的一次高壓器件如功率模塊相連接。
[0039]如圖2所示，本發(fā)明所提供的總線系統(tǒng)分為上下兩層，上層包括數(shù)據(jù)線、地址線、讀寫控制線等，下層包括片選線、閉鎖線、反饋線和電源線等。每塊插件用兩個(gè)96管腳的連接器安裝在無源背板上，分別與上下層總線相連接。總線系統(tǒng)的局部示意圖如圖3所示。
[0040]在本發(fā)明所提供的總線系統(tǒng)中，每塊脈沖插件C上的FPGA內(nèi)設(shè)置256個(gè)可讀寫的寄存器，8位地址線指定的地址空間為0x00?OxFF。主控插件B上DSP的16位數(shù)據(jù)線與總線DO?D15相連，低8位地址線與總線AO?A7相連，高4位地址線與FPGA相連，在FPGA中編寫相應(yīng)的地址譯碼程序，高4位地址線O?F分別對應(yīng)脈沖插件CO?C15的片選信號(hào)，這樣第一塊脈沖插件CO上的寄存器映射到DSP的內(nèi)存空間上，地址為0x000?OxOFF ;脈沖插件Cl上的寄存器映射到DSP的內(nèi)存空間上，地址為