一種pwm/pfm控制電路的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電源管理電路領(lǐng)域，特別涉及一種開關(guān)電源轉(zhuǎn)換器電路中的PWM/PFM控制電路。
【【背景技術(shù)】】
[0002]現(xiàn)在許多開關(guān)電源轉(zhuǎn)換器(比如，降壓型直流-直流轉(zhuǎn)換器)都包含兩種工作模式:PWM(Pulse Width Modulat1n)模式和 PFM(Pulse Frequency Modulat1n)模式。一般負(fù)載較重時(shí)，開關(guān)電源轉(zhuǎn)換器工作在PWM模式下，從而使其工作在固定的較高頻率下，維持較低的輸出電壓紋波。但由于在PWM模式下控制電路的開關(guān)損耗一般較大，因此，通常當(dāng)負(fù)載較輕時(shí)，開關(guān)電源轉(zhuǎn)換器切換到PFM模式下工作，隨著負(fù)載變輕，其工作頻率變低，控制電路的開關(guān)損耗的平均值隨著頻率降低而變低。由于傳統(tǒng)的兼容PWM模式和PFM模式的控制電路在兩種模式切換時(shí)為突變過程，因此，當(dāng)負(fù)載電流為切換點(diǎn)附近時(shí)，系統(tǒng)容易不穩(wěn)定，導(dǎo)致切換點(diǎn)附近的輸出電壓紋波顯著增大。美國(guó)專利申請(qǐng)US2009/0033305A1揭示了一種改進(jìn)的PWM/PFM控制電路，其工作原理是產(chǎn)生一個(gè)最小導(dǎo)通時(shí)間的PFM控制信號(hào)A，通過PWM控制電路產(chǎn)生PWM控制信號(hào)B，通過信號(hào)A和B產(chǎn)生一個(gè)時(shí)間差信號(hào)，然后在此時(shí)間差的時(shí)間段內(nèi)對(duì)振蕩器暫停充電，從而延遲振蕩器的周期，延遲后的振蕩器周期等于原來PWM模式下振蕩器周期加上此時(shí)間差的時(shí)間長(zhǎng)度，通過這種方式可以實(shí)現(xiàn)PFM到PWM無縫連續(xù)切換過渡，從而在切換時(shí)使輸出更穩(wěn)定、輸出電壓的波紋更小。但是，根據(jù)此原理可知，最大的時(shí)間差長(zhǎng)度等于PFM控制信號(hào)A的高電平時(shí)間(即最小導(dǎo)通時(shí)間)，此時(shí)間最長(zhǎng)一般不超過PWM模式下振蕩器周期時(shí)間的一半，因此，降頻的最大限度為1.5倍PWM模式下的振蕩器周期，即降頻至1/1.5 = 2/3倍PWM模式下的振蕩頻率，這樣導(dǎo)致對(duì)較輕負(fù)載下開關(guān)損耗的平均值仍然較大，最極限情況是空載，為了進(jìn)一步減小較輕負(fù)載下或空載下的待機(jī)功耗，有必要進(jìn)一步降低PFM模式下的頻率最低值。
[0003]因此，有必要提出一種改進(jìn)的技術(shù)方案來解決上述問題。
【
【發(fā)明內(nèi)容】
】
[0004]本發(fā)明的目的在于提供一種PWM/PFM控制電路，其不僅可以實(shí)現(xiàn)PFM到PWM的連續(xù)切換過渡，而且還可以進(jìn)一步降低PFM模式下的頻率最低值，從而減小較輕負(fù)載下的功耗和/或空載下的待機(jī)功耗。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明提出一種PWM/PFM控制電路，其具有PWM控制模式和PFM控制模式，所述PWM/PFM控制電路包括反饋電路、誤差放大器、PWM比較器、振蕩器和振蕩器頻率控制電路。所述反饋電路采樣一電源轉(zhuǎn)換電路的輸出電壓VO并形成反映所述輸出電壓VO的反饋電壓，所述電源轉(zhuǎn)換電路基于PWM/PFM控制電路輸出的控制信號(hào)將一輸入電壓轉(zhuǎn)換成所述輸出電壓VO ;所述誤差放大器基于一基準(zhǔn)電壓VREF和反饋電壓的誤差得到誤差放大電壓；所述振蕩器產(chǎn)生三角波振蕩信號(hào)；所述PWM比較器用于比較所述三角波振蕩信號(hào)和所述誤差放大電壓以輸出所述控制信號(hào)；所述振蕩器頻率控制電路基于所述誤差放大電壓輸出相應(yīng)的電流信號(hào)給所述振蕩器，所述振蕩器基于所述電流信號(hào)調(diào)節(jié)所述振蕩器的充電電流的大小，以改變所述振蕩器輸出的三角波振蕩信號(hào)的頻率。
[0006]進(jìn)一步的，所述振蕩器頻率控制電路包括第一參考電壓VRH和第二參考電壓VRL，其中，O < VRL < VRH < VP, VP為所述振蕩器輸出的三角波振蕩信號(hào)的峰值電壓，VEAO為所述誤差放大電壓的電壓值。當(dāng)VEAO > VRH時(shí)，所述振蕩器頻率控制電路輸出第一電流信號(hào)IA給所述振蕩器，且(VEAO-VRH)越大，所述振蕩器頻率控制電路輸出的第一電流信號(hào)IA越大，導(dǎo)致所述振蕩器的充電電流越小，進(jìn)而使所述振蕩器輸出的三角波振蕩信號(hào)的頻率越低；當(dāng)VEAO < VRL時(shí)，所述振蕩器頻率控制電路輸出第二電流信號(hào)IB給所述振蕩器，且(VRL-VEAO)越大，所述振蕩器頻率控制電路輸出的第二電流信號(hào)IB越大，導(dǎo)致所述振蕩器的充電電流越小，進(jìn)而使所述振蕩器輸出的三角波振蕩信號(hào)的頻率越低，當(dāng)VRL < VEAO< VRH時(shí)，所述振蕩器頻率控制電路輸出的第一電流信號(hào)IA和第二電流信號(hào)的電流為零，此時(shí)所述振蕩器的充電電流固定，使所述振蕩器輸出的三角波振蕩信號(hào)的頻率固定。
[0007]進(jìn)一步的，所述振蕩器頻率控制電路包括第一跨導(dǎo)放大器和第二跨導(dǎo)放大器，所述第一跨導(dǎo)放大器的第一輸入端與所述誤差放大電壓相連，其第二輸入端與第一參考電壓VRH相連，所述第一跨導(dǎo)放大器用于比較所述誤差放大電壓與第一參考電壓VRH，產(chǎn)生并輸出第一電流信號(hào)IA，當(dāng)VEAO < VRH時(shí)，第一電流信號(hào)IA的電流為零；當(dāng)VEAO > VRH時(shí)，且(VEAO-VRH)越大，第一電流信號(hào)IA的電流越大；所述第二跨導(dǎo)放大器的第二輸入端與所述誤差放大電壓相連，其第一輸入端與第二參考電壓VRL相連，所述第二跨導(dǎo)放大器用于比較所述誤差放大電壓和第二參考電壓VRL，產(chǎn)生并輸出第二電流信號(hào)IB，當(dāng)VEAO > VRL時(shí)，第二電流信號(hào)IB的電流為零；當(dāng)所述VEAO < VRL時(shí)，且(VRL-VEAO)越大，第二電流信號(hào)IB的電流越大。
[0008]進(jìn)一步的，所述第一跨導(dǎo)放大器的第一輸入端和第二輸入端分別為第一跨導(dǎo)放大器的正向輸入端和負(fù)向輸入端；所述第二跨導(dǎo)放大器的第一輸入端和第二輸入端分別為第二跨導(dǎo)放大器的正向輸入端和負(fù)向輸入端。
[0009]進(jìn)一步的，所述振蕩器頻率控制電路包括第一跨導(dǎo)放大器，第一跨導(dǎo)放大器包括第一電流源II，PMOS晶體管MP1、MP2、MP3和MP4，NMOS晶體管麗1、麗2和麗3。所述第一電流源Il的負(fù)極與一電源端相連，所述第一電流源Il的正極與PMOS晶體管MPl的源極和PMOS晶體管MP2的源極之間的連接節(jié)點(diǎn)相連；PM0S晶體管MPl的柵極作為所述第一跨導(dǎo)放大器的第一輸入端與所述誤差放大電壓相連，PMOS晶體管MP2的柵極作為所述第一跨導(dǎo)放大器的第二輸入端與第一參考電壓VRH相連，NMOS晶體管麗I的漏極與PMOS晶體管MPl的漏極相連，NMOS晶體管麗I的柵極與其自身的漏極相連，NMOS晶體管麗I的源極接地；NM0S晶體管麗2的漏極與PMOS晶體管MP2的漏極相連，NMOS晶體管麗2的柵極與NMOS晶體管MNl的柵極相連，NMOS晶體管MN2的源極接地；PM0S晶體管MP3的源極和PMOS晶體管MP4的源極均與所述第一電流源Il的負(fù)極相連，PMOS晶體管MP3的柵極與其自身的漏極相連，PMOS晶體管MP4的柵極與PMOS晶體管MP3的柵極相連，PMOS晶體管MP4的漏極作為所述第一跨導(dǎo)放大器的輸出端輸出第一電流信號(hào)IA給所述振蕩器；NM0S晶體管麗3的漏極與PMOS晶體管MP3的漏極相連，NMOS晶體管MN3的柵極與NMOS晶體管MN2的漏極相連，NMOS晶體管麗3的源極接地。
[0010]進(jìn)一步的，所述振蕩器頻率控制電路還包括第二跨導(dǎo)放大器，所述第二跨導(dǎo)放大器包括第二電流源12，PMOS晶體管MP5、MP6、MP7和MP8，NMOS晶體管MN5、MN6和MN7。所述第二電流源12的負(fù)極與一電源端相連，所述第二電流源12的正極與PMOS晶體管MP5的源極和PMOS晶體管MP6的源極之間的連接節(jié)點(diǎn)相連；PM0S晶體管MP5的柵極作為所述第二跨導(dǎo)放大器的第一輸入端與第二參考電壓VRL相連，PMOS晶體管MP6的柵極作為所述第二跨導(dǎo)放大器的第二輸入端與所述誤差放大電壓相連；NM0S晶體管麗5的漏極與PMOS晶體管MP5的漏極相連，NMOS晶體管麗5的柵極與其自身的漏極相連，NMOS晶體管麗5的源極接地；NM0S晶體管MN6的漏極與PMOS晶體管MP6的漏極相連，NMOS晶體管MN6的柵極與NMOS晶體管MN5的柵極相連，NMOS晶體管MN6的源極接地；PM0S晶體管MP7的源極和PMOS晶體管MP8的源極均與所述第二電流源12的負(fù)極相連，PMOS晶體管MP7的柵極與其自身的漏極相連，PMOS晶體管MP8的柵極與PMOS晶體管MP7的柵極相連，PMOS晶體管MP8的漏極作為所述第二跨導(dǎo)放大器的輸出端輸出第二電流信號(hào)IB給所述振蕩器；NM0S晶體管麗7的漏極與PMOS晶體管MP7的漏極相連，NMOS晶體管麗7的柵極與NMOS晶體管MN6的漏極相連，NMOS晶體管麗7的源極接地，其中，O < VRL < VRH < VP, VP為所述振蕩器輸出的三角波振蕩信號(hào)的峰值電壓。
[0011 ] 進(jìn)一步的所述振蕩器包括電容Cl、充電電路、放電電路和比較電路。所述充電電路包括第三電流源13，所述充電電路基于第三電流源13與第一電流信號(hào)IA和第二電流信號(hào)IB的差產(chǎn)生充電電流Ic，充電電流Ic對(duì)電容Cl充電；所述比較電路比較一基準(zhǔn)電壓Vl和所述電容Cl的電壓，并在所述電容Cl的電壓大于所述基準(zhǔn)電壓Vl時(shí)，控制所述放電電路對(duì)所述電容Cl進(jìn)行快速放電，所述電容Cl的電壓信號(hào)就形成了所述三角波振蕩信號(hào)。
[0012]進(jìn)一步的，所述充電電路還包括PMOS晶體管MP9和MP10，所述放電電路包括一放電控制開關(guān)，所述比較電路包括比較器coml。所述振蕩器的輸入端接收第一電流信號(hào)IA和第二電流信號(hào)IB，第三電流源13的負(fù)極與所述振蕩器的輸入端相連，第三電流源13的正極接地；PM0S晶體管MP9的源極和MPlO的源極均與一電源端相連，PMOS晶體管MP9的柵極與其自身的漏極相連，PMOS晶體管MP9的漏極與所述振蕩器的輸入端相連；PM0S晶體管MPlO的柵極與PMOS晶體管MP9的柵極相連，PMOS晶體管MPlO的漏極與所述電容Cl 一端相連，電容Cl的另一端接地；所述放電控制開關(guān)與所述電容Cl并聯(lián)；比較器coml的第一輸入端與PMOS晶體管MPlO的漏極和電容Cl之間的連接節(jié)點(diǎn)相連，比較器coml的第二輸入端與基準(zhǔn)電壓Vl相連，比較器coml的輸出端與放電控制開關(guān)的控制端相連，PMOS晶體管MPlO的漏極和電容Cl之間的連接節(jié)點(diǎn)作為振蕩器的輸出端輸出三角波振蕩信號(hào)。
[0013]進(jìn)一步的，所述比較器coml的第一輸入端和第