原邊反饋電壓采樣電阻短路保護電路的制作方法
【技術領域】
[0001] 本發(fā)明涉及一種原邊反饋電壓采樣電阻短路保護電路，屬于功率半導體技術領 域。
【背景技術】
[0002] 目前，傳統(tǒng)的開關電源檢測反饋電壓采樣電阻是否短路是在芯片啟動結束后檢 測，一旦檢測到電壓采樣電阻短路，則關閉芯片的輸出。傳統(tǒng)的開關電源在電壓上采樣電阻 短路時，表現(xiàn)為電壓反饋值電位過高，超過允許的電壓值，從而發(fā)生保護，關閉芯片輸出；在 電壓下采樣電阻短路時，表現(xiàn)為電壓反饋信號沒有消磁信號或者VDD過高從而發(fā)生保護， 關閉芯片輸出。傳統(tǒng)開關電源在電壓采樣電阻短路時的工作波形如圖1所示，一旦檢測到 短路，則將FB_SH0RT信號置為高電平并鎖存，關閉芯片輸出，使得VDD電位下降到VDD允許 的最小值，復位芯片，清除所有狀態(tài)，讓芯片重新啟動，啟動完成后再重新檢測電壓采樣電 阻是否短路，一旦檢測到短路，則重復上述工作狀態(tài)。
[0003] 上述工作方式雖然能夠實現(xiàn)電壓采樣電阻短路時關閉芯片輸出，從而保護芯片。 但是這種保護方式必須在開關一定周期數(shù)之后才能檢測到電壓采樣電阻是否短路，才會保 護芯片。在電壓上采樣電阻短路時，一旦開關管開啟，則會從FB腳流出很大的電流，如圖2 所示，電流可能會燒毀電壓反饋端口 FB的ESD，從而損壞芯片。在電壓上采樣電阻短路時， 從電壓反饋端口 FB腳流出的電流值為
[0004]
[0005] 其中Ipeak為開關管導通時原邊的最大電流。例如Ipeak = 600mA，Np/NA= 17時 流出的電流值為10. 2A，有燒毀FB腳ESD的風險。
[0006] 由于這種保護方式是在芯片完成啟動之后，且開關一定周期之后才能檢測出系統(tǒng) 電壓采樣電阻是否短路，所以輸入功率相對較大。

【發(fā)明內容】

[0007] 本發(fā)明的目的是克服現(xiàn)有技術存在的不足，提供一種原邊反饋電壓采樣電阻短路 保護電路，實現(xiàn)在芯片啟動完成前檢測出電壓采樣電阻是否短路，避免電壓上采樣電阻短 路時由于開關管開啟導致電壓反饋端口流出大電流而損壞芯片的風險，同時由于沒有啟動 完成，故沒有開關波，有效降低電壓采樣電阻短路時的輸入功率。
[0008] 本發(fā)明的目的通過以下技術方案來實現(xiàn)：
[0009] 原邊反饋電壓采樣電阻短路保護電路，特點是：包含高壓功率管、高壓啟動電阻、 第一 VDD分壓電阻、第二VDD分壓電阻、NMOS管、二極管、第一比較器、第二比較器、第三比 較器、延時電路、濾波器、第一邏輯電路、第二邏輯電路、電流源、與門以及反相器；
[0010] 所述高壓功率管分別與高壓啟動端口 SW、供電端口 VDD、高壓啟動電阻、二極管、 NMOS管相連；
[0011] 所述第一比較器分別與第一 VDD分壓電阻、第二VDD分壓電阻、第一邏輯電路、第 二邏輯電路、第二比較器相連；
[0012] 所述第二比較器分別與第一邏輯電路、第二邏輯電路、延時電路相連；
[0013] 所述第三比較器分別與電流源、電壓反饋端口、反相器相連；
[0014] 所述第二邏輯電路分別與延時電路、與門相連；
[0015] 所述第一邏輯電路分別與NMOS管、與門相連；
[0016] 所述反相器與濾波器相連；
[0017] 所述濾波器分別與延時電路、與門相連。
[0018] 進一步地，上述的原邊反饋電壓采樣電阻短路保護電路，其中，所述第二邏輯電路 包括觸發(fā)器DFF、第二反相器以及第二與門，所述第二反相器與第二與門、觸發(fā)器DFF相連， 第二與門與觸發(fā)器DFF相連。所述第一邏輯電路包括第三反相器、第三與門、第一與非門以 及第二與非門，所述第一與非門與第二與非門、第三與門相連，所述第三與門與第三反相器 相連。
[0019] 更進一步地，上述的原邊反饋電壓采樣電阻短路保護電路，其中，所述第一比較器 實時將VDD經(jīng)第一 VDD分壓電阻和第二VDD分壓電阻的分壓值VDD_R和基準Vref 1值和基 準Vref2值比較產(chǎn)生控制信號VDD_Ctrl2,當VDD_Ctrl2為低電平時，第一比較器的比較基 準為Vref2,當VDD_Ctrl2為高電平時，第一比較器的比較基準為Vref 1 ;當?shù)谝?VDD分壓電 阻和第二VDD分壓電阻的分壓值VDD_R大于基準Vref2時，第一比較器輸出信號VDD_Ctrl2 置為高電平，當?shù)谝?VDD分壓電阻和第二VDD分壓電阻的分壓值VDD_R小于基準Vref 1時， 第一比較器輸出信號VDD_Ctrl2置為低電平，第一比較器產(chǎn)生控制信號VDD_Ctrl2控制第 一邏輯電路和第二邏輯電路；
[0020] 所述第二比較器將第一 VDD分壓電阻和第二VDD分壓電阻的分壓值VDD_R與基準 Vref3值和基準Vref4值比較，并產(chǎn)生控制信號VDD_Ctrll，當VDD_Ctrll為低電平時，第二 比較器的比較基準為Vref4,當VDD_Ctrll為高電平時，第二比較器的比較基準為Vref3 ; 當?shù)谝?VDD分壓電阻和第二VDD分壓電阻的分壓值VDD_R大于基準Vref4時，第二比較器 輸出信號VDD_Ctrll置為高電平，當?shù)谝?VDD分壓電阻（R2)和第二VDD分壓電阻的分壓值 VDD_R小于基準Vref3時，第二比較器輸出信號VDD_Ctrll置為低電平，第二比較器產(chǎn)生控 制信號VDD_Ctrll控制第二邏輯電路和延時電路，其中Vref2>Vref4>Vrefl蘭Vref3 ;
[0021] 所述第三比較器將電壓反饋端口 FB的值與基準Vref5值比較，當電壓反饋端口 FB 小于基準Vref5時，則第三比較器輸出低電平，否則輸出高電平；
[0022] 所述第二邏輯電路根據(jù)控制信號VDD_Ctrl 1和VDD_Ctrl2生成信號FB_Check_EN， 當控制信號VDD_Ctrl上升沿且控制信號VDD_Ctrl2為低電平時，將輸出信號FB_Check_EN 置為高電平，當控制信號VDD_Ctrl2為高電平時，將輸出信號FB_Check_EN置為低電平，信 號FB_Check_EN為檢測電壓采樣電阻短路功能的使能信號，信號FB_Check_EN為高電平時， 允許芯片檢測電壓采樣電阻是否短路，否則屏蔽；
[0023] 所述第一邏輯電路根據(jù)與門輸出信號FB_Short以及控制信號VDD_Ctrl2產(chǎn)生信 號HV_Ctrl，當控制信號VDD_Ctrl2為高電平時，第一邏輯電路輸出HV_Ctrl置為高電平， 當控制信號VDD_Ctrl2為低電平且信號FB_SH0RT為高電平時，則將輸出HV_Ctrl置為高電 平，否則為低電平。
[0024] 更進一步地，上述的原邊反饋電壓采樣電阻短路保護電路，其中，所述電流源根據(jù) 信號FB_Check_EN控制是否流出電流，當信號FB_Check_EN為高電平時，電流源則向電壓反 饋端口輸出一個固定的電流，用于檢測電壓采樣電阻是否短路，當電壓采樣電阻未短路時， 則電壓反饋端口 FB的電位大于Vref5,則第三比較器輸出高電平，否則第三比較器輸出低 電平，實現(xiàn)檢測電壓采樣電阻是否短路，當信號FB_Check_EN為低電平時，禁止電流源輸出 電流，即禁止芯片檢測電壓采樣電阻是否短路。
[0025] 更進一步地，上述的原邊反饋電壓采樣電阻短路保護電路，其中，所述濾波器在延 時電路的輸出為高電平后開始檢測反相器的輸出是否為高電平，如果為高電平即系統(tǒng)電壓 采樣電阻發(fā)生短路，并保持一時間后，濾波器輸出為高電平，否則輸出為低電平；當控制信 號VDD_Ctrll從低電平跳變?yōu)楦唠娖揭欢螘r間后延時電路的輸出才置為高電平，當控制信 號VDD_Ctrl 1從高電平跳變?yōu)榈碗娖綍r，延時電路立刻將輸出置為低電平。
[0026] 更進一步地，上述的原邊反饋電壓采樣電阻短路保護電路，其中，所述高壓功率管 導通時，以大固定電流給VDD電容充電，實現(xiàn)快速啟動；高壓功率管關斷時，則禁止通過高 壓啟動端口 SW給VDD電容充電；所述NMOS管根據(jù)控制信號HV_Ctrl控制高壓功率管的導 通與否，當信號HV_Ctrl為高電平時，則將高壓功率管的Gate拉低，關斷高壓功率管，否則 開啟；高壓啟動電阻的阻值較大，使NMOS管導通時，以小電流漏電，實現(xiàn)低功耗。
[0027] 再進一步地，上述的原邊反饋電壓采樣電阻短路保護電路，其中，所述高壓功率管 是 VDMOS 管、LDMOS 管或 CooIMOS 管。
[0028] 本發(fā)明技術方案突出的實質性特點和顯著的進步主要體現(xiàn)在：
[0029] 本發(fā)明設計新穎，實現(xiàn)在芯片正常工作前就能夠準確有效地檢測出電壓采樣電阻 是否短路，從而避免電壓上采樣電阻短路時由于開關管開啟導致電壓反饋端口 FB流出大 電流而損壞芯片的風險；另外當電壓采樣電阻短路時，由于沒有讓芯片正常啟動完成，沒有 開關波，故大大降低了電壓采樣電阻短路時的輸入功率。應用本發(fā)明電源芯片的電源系統(tǒng) 可以安全有效檢測出電壓采樣電阻是否短路，一旦檢測到短路則關閉高壓啟動電路，使得 VDD掉電重啟。
【附圖說明】
[0030] 圖1 :【背景技術】中電壓采樣電阻短路保護工作波形；
[0031] 圖2 :【背景技術】中電壓上采樣電阻短路時電壓反饋端口電流波形示意圖；
[0032] 圖3 :本發(fā)明原邊反饋電壓采樣電阻短路保護電路原理示意圖；
[0033] 圖4 :應用本發(fā)明電源芯片的系統(tǒng)電路結構示意圖；
[0034] 圖5 :應用本發(fā)明