開關(guān)230、232和234控制VBAT的耦合，并且開關(guān)240以及電平轉(zhuǎn)換器242控制備用電源VSYS的規(guī)A
柄口 O
[0041]圖3根據(jù)另一示例實施例示出了用于提供自主電源耦合的時序圖?？梢岳缬脠D2中的裝置200來實現(xiàn)并且相應(yīng)地通過示例的方式來論述圖3中所述的方法。當(dāng)VBUS處于被設(shè)置為有效范圍的電壓范圍中時，電荷栗電壓Vcp_vbus = 5.4V并由于向其柵極施加的5.4V而啟用輸入高電壓(例如30V)NM0S晶體管(222)并禁用MPl (210)。當(dāng)VBAT處于有效電壓范圍中時，自主地啟用VBAT開關(guān)，禁用MPl JAVBUS來為Vddint供電。當(dāng)沒有為VBUS供電時，電荷栗電壓Vcp_vbus = 0V，禁用高電壓NMOS晶體管(222)并啟用MPl (210)，從VBAT向Vddint供電。當(dāng)Vsys (例如ID_C0N)處于有效電壓范圍中時，則自主地啟用Vsys開關(guān)(240)。在一些實施方式中，在電壓范圍不同的VBAT和Vsys電源之間實現(xiàn)串聯(lián)開關(guān)。如果針對VBAT和Vsys移除或停止電能，則Vddint缺省(default)回到VBUS。在這一上下文中，可以用4至5.5V的電壓范圍和28V的最大電壓來實現(xiàn)VBUS，用3至4.6V的電壓范圍和6V的最大電壓來實現(xiàn)VBAT，并用3至4.6V的電壓范圍和6V的最大電壓來實現(xiàn)Vsys。
[0042]圖4根據(jù)其中電池電源電壓被設(shè)置為初級/主電壓電源的另一示例實施例示出了用于提供自主電源耦合的裝置400。裝置400與圖2中的裝置200類似，類似的組件標(biāo)有類似的標(biāo)號。裝置400還包括開關(guān)428和電阻器電路429，電阻器電路429操作用于設(shè)置開關(guān)電路210操作的閾值電壓。在一種實施方式中，開關(guān)428和電阻器電路429操作以設(shè)置這種閾值，使得當(dāng)VBAT大于2.8V時開關(guān)接通，并且當(dāng)VBAT小于2.8V時關(guān)斷。因此，當(dāng)VBUS大于或等于4V并且VBAT小于2.8V時，電荷栗電壓Vcp_vbus為5.5V。當(dāng)VBUS大于或等于4V并且VBAT大于2.8V時，電荷栗電壓Vcp_vbus為3.0V。當(dāng)VBUS小于4V時，電荷栗電壓Vcp為0V，設(shè)置閾值(4V)，低于該閾值(4V)則電源從VBUS切換至備用電源VBAT和Vsys之
O
[0043]在一些實施方式中，圖5根據(jù)另一示例實施例示出了用于提供自主電源耦合的時序圖。可以例如用圖4中(并相應(yīng)描述的)的裝置400來實現(xiàn)圖5中所示的方法。VBUS電源域中的狀態(tài)檢測器用于啟用或禁用開關(guān)428。當(dāng)VBAT狀態(tài)檢測器有效時，降低電荷栗電壓，使得從VBAT對Vddint供電，并且由于晶體管222的柵極〈VBAT，所以不存在從VBAT到VBUS的反向電流。當(dāng)VBAT供電消失時，Vddint切換至VBUS。
[0044]圖6根據(jù)另一示例實施例示出了提供自主電源耦合的裝置600，其可以用于設(shè)置優(yōu)先級次級電源(VBAT)，而VBUS是初級/主電源?？梢杂门c圖2中所示的裝置200類似的方式來實現(xiàn)裝置600，類似的組件被相同地標(biāo)記。裝置600還包括開關(guān)組件650和652，通過VBAT來控制開關(guān)650，以在VBAT與VSYS之間進(jìn)行選擇，并通過電荷栗222來控制開關(guān)652。在一些實施方式中，開關(guān)650中的所示晶體管的柵極與2VBAT綁定，以將VBAT設(shè)置為相對于Vsys的優(yōu)先電源，并且處于有效電壓范圍中。當(dāng)Vsys是優(yōu)選電源并處于有效電壓范圍中時，開關(guān)240的柵極被綁定至2Vsys。
[0045]圖7示出了根據(jù)另一示例實施例用于提供自主電源耦合的時序圖。例如，可以用圖6中所示的(并相應(yīng)描述的)裝置600來實現(xiàn)圖7中所示的方法。當(dāng)VBAT小于2.8V時，開關(guān)650接通。當(dāng)VBAT大于2.8V時，開關(guān)650斷開。開關(guān)210、230、650和652是PMOS晶體管并當(dāng)它們的柵極處于OV時導(dǎo)通，它們具有內(nèi)部二極管。當(dāng)VBUS大于或等于4V時，電荷栗電壓Vcp_vbus為5.4V。當(dāng)VBUS小于4V時，電荷栗電壓Vcp_vbus為0V。
[0046]圖8根據(jù)另一不例實施例用截面不出了開關(guān)電路800?？梢岳缬脠D2中的電路210來實現(xiàn)開關(guān)電路800。通過PMOS結(jié)構(gòu)中的通道區(qū)域814來劃分源極/漏極區(qū)域810和812，其η阱可選地與內(nèi)部電能軌道耦合。示意性地示出了內(nèi)置二極管816，并且源極/漏極區(qū)域810與N+區(qū)域820耦合。柵極/控制端口 818控制通道區(qū)域814的傳導(dǎo)性。
[0047]可以實現(xiàn)多種組塊、模塊或其它電路，以便實施實施這里所述的和附圖所示的一個或多個操作和功能。在這種背景下，“組塊”(還有時稱作“邏輯電路”或“模塊”)是實施一個或多個這些操作/功能或相關(guān)操作/功能的電路(例如，切換或控制)。例如，在一些上述實施例中，一個或多個模塊是分立的邏輯電路或可編程的邏輯電路，配置為用于實現(xiàn)與圖1所示的電路模塊相同的操作/功能。在一些實施例中，這種可編程電路是一個或多個計算機電路，編程為執(zhí)行指令(和/或配置數(shù)據(jù))的一個或多個集合。指令(和/或配置數(shù)據(jù))可以是固件或軟件的形式，所述固件或軟件存儲在存儲器(電路)中并可從存儲器(電路)進(jìn)行訪問。例如，第一和第二模塊包括基于CPU硬件的電路和固件形式的指令集的組合，其中第一模塊包括具有一個指令集的第一 CPU硬件電路，第二模塊包括具有另一指令集的第二 CPU硬件電路。
[0048]—些實施例針對于一種計算機程序產(chǎn)品(例如，非易失性的存儲設(shè)備)，包括在其上存儲有指令的機器或計算機可讀介質(zhì)，其中通過計算機(或其它電子設(shè)備)執(zhí)行所述指令以便執(zhí)行這些操作/功能。
[0049]基于以上討論和說明，本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到可以對多種實施例進(jìn)行多種修改和改變，而不完全符合本文所示和所述的示例實施例和應(yīng)用。例如，針對附圖中所示的那些電路可以實現(xiàn)不同的電路，以實現(xiàn)類似的功能?？梢詢?yōu)選其他電源或者否則可以給出優(yōu)于其他電源的優(yōu)先級。此外，本文所描述的各種實施例可以與特定實施例組合，并且可以將單獨實施例的方面實現(xiàn)為單獨的實施例。這種修改不脫離本發(fā)明多種方面的實質(zhì)精神和范圍，所述本發(fā)明多種方面的實質(zhì)精神和范圍包括權(quán)利要求中所述的多個方面。
【主權(quán)項】
1.一種裝置，包括: 內(nèi)部電能軌道，被配置并布置為向裝置中的電路提供電能；以及 開關(guān)電路，包括開關(guān)晶體管，開關(guān)晶體管具有第一源極/漏極區(qū)域、第二源極/漏極區(qū)域和控制端，所述第一源極/漏極區(qū)域與初級電源電路和內(nèi)部電能軌道連接，所述第二源極/漏極區(qū)域與備用電源電路連接，所述控制端與初級電源電路耦合，所述開關(guān)晶體管被配置并布置為與初級電源電路以及與備用電源電路執(zhí)行以下操作: 通過自動切換至阻斷狀態(tài)，對經(jīng)由初級電源電路提供的電能作出響應(yīng)，在阻斷狀態(tài)中，防止反向電流從初級電源電路流向備用電源電路，同時初級電源電路將電能耦合到內(nèi)部電能軌道；以及 通過自動切換至另一狀態(tài)，對經(jīng)由初級電源電路耦合到控制端的電壓和初級電源上的電壓小于備用電源電路上的電壓作出響應(yīng)，在所述另一狀態(tài)中，連接內(nèi)部電能軌道，以用于從備用電源電路向內(nèi)部電能軌道提供電能。2.根據(jù)權(quán)利要求1所述的裝置，還包括電荷栗，所述電荷栗被配置并布置為:通過在阻斷狀態(tài)中向控制端施加電壓，使用由初級電源電路提供的電能來在截止?fàn)顟B(tài)中操作開關(guān)晶體管。3.根據(jù)權(quán)利要求2所述的裝置，其中電荷栗被配置并布置為:響應(yīng)于初級電源電路上的電能下降，停止向控制端施加電壓，以及其中開關(guān)晶體管被配置并布置為響應(yīng)于電荷栗停止施加電壓，自動切換至導(dǎo)通狀態(tài)。4.根據(jù)權(quán)利要求3所述的裝置，其中: 初級電源電路包括輸入端口和第二晶體管，其中在輸入端口處向初級電源電路提供電能，所述第二晶體管的柵極耦合到電荷栗的輸出電壓，所述第二晶體管的源極和漏極連接在輸入端口和直接連接到電能軌道和開關(guān)晶體管的第一源極/漏極區(qū)域兩者的節(jié)點之間，以及 電荷栗被配置并布置為通過使用由初級電源電路提供的電能來在導(dǎo)通狀態(tài)中操作第二晶體管并同時在截止?fàn)顟B(tài)中操作開關(guān)晶體管，將電能從輸入端口耦合至內(nèi)部電能軌道。5.根據(jù)權(quán)利要求4所述的裝置，其中: 開關(guān)晶體管是PMOS晶體管，所述PMOS晶體管被配置并布置為響應(yīng)于由電荷栗提供給PMOS晶體管的柵極的電壓電平，在截止?fàn)顟B(tài)中操作，以及響應(yīng)于電荷栗停止向PMOS晶體管的柵極提供電壓電平，在導(dǎo)通狀態(tài)中操作，以及 第二晶體管是NMOS晶體管，所述NMOS晶體管被配置并布置為響應(yīng)于由電荷栗提供給NMOS晶體管的柵極的電壓電平，在導(dǎo)通狀態(tài)中操作，以及響應(yīng)于電荷栗停止向NMOS晶體管的柵極提供電壓電平，在截止?fàn)顟B(tài)中操作。6.根據(jù)權(quán)利要求5所述的裝置，其中初級電源電路還包括電阻器電路，所述電阻器電路與第二晶體管和電荷栗耦合并被配置并布置為:響應(yīng)于在輸入端口上提供的電能向OV轉(zhuǎn)變，通過