一種產(chǎn)生正負(fù)電壓源的電荷泵電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及正負(fù)電壓源產(chǎn)生電路，尤其涉及一種產(chǎn)生正負(fù)電壓源的電荷栗電路。
【背景技術(shù)】
[0002]傳統(tǒng)的耳機(jī)功放，因為輸出端的靜態(tài)工作點在電源電壓的一半處，為了減小功耗、保護(hù)耳機(jī)，需要在輸出端外加很大的隔直電容進(jìn)行直流電壓隔斷。由于音源信號必須在一個直流電平上(如1/2VDD上)輸出，上電/掉電時，耳機(jī)功放會對隔直電容充電/放電，這樣一個從O電平到1/2VDD的直流跳變通過隔直電容后到耳機(jī)上必然會產(chǎn)生POP音。
[0003]為了消除耳機(jī)上電/掉電時的POP音，通常需要免去布置在其輸出端的隔直電容，目前有兩種常用的方法:一種是虛地技術(shù)，將耳機(jī)的地接到電源電壓的一半處;另一種是用正負(fù)電源給功放供電方案，將輸出端的靜態(tài)工作點處于0V。其中第二種方案需要能產(chǎn)生正負(fù)電源的電路，如專利號為CNl581655A的發(fā)明中米用了雙電荷栗結(jié)構(gòu)來實現(xiàn)產(chǎn)生正負(fù)電源。但是，此技術(shù)方案需要應(yīng)用雙電荷栗結(jié)構(gòu)，外圍還需要四個電容，邏輯電路較復(fù)雜，電荷栗的功率管數(shù)目也較多。在應(yīng)用的成本和成品的體積上不具有優(yōu)勢。
[0004]因此，本領(lǐng)域的技術(shù)人員致力于開發(fā)一種產(chǎn)生正負(fù)電壓源的電荷栗電路，用較少的元器件和較低的成本滿足使用需求。

【發(fā)明內(nèi)容】

[0005]為實現(xiàn)上述目的，本發(fā)明提供了一種產(chǎn)生正負(fù)電壓源的電荷栗電路，其特征在于，包括驅(qū)動信號發(fā)生模塊和電荷栗;所述驅(qū)動信號發(fā)生模塊接受來自外部的初始時鐘信號，輸出第一、第二、第三、第四、第五和第六驅(qū)動信號;所述電荷栗具有六個輸入端，分別接受所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驅(qū)動信號;所述電荷栗具有兩個輸出端，分別輸出電壓值相等、極性相反的正電壓HVDD和負(fù)電壓HVSS，所述兩個輸出端作為正、負(fù)電壓源；
[0006]所述初始時鐘信號的脈沖序列為101010101010…；
[0007]所述第一驅(qū)動信號的脈沖序列為110011110011…；
[0008]所述第二驅(qū)動信號的脈沖序列為110011110011…；
[0009]所述第三驅(qū)動信號的脈沖序列為111100111100…；
[0010]所述第四驅(qū)動信號的脈沖序列為000011000011…；
[0011]所述第五驅(qū)動信號的脈沖序列為110000110000…；
[0012]所述第六驅(qū)動信號的脈沖序列為110000110000…。
[0013]進(jìn)一步地，所述初始時鐘信號的周期為T0，所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驅(qū)動信號的周期為3T0。
[0014]進(jìn)一步地，所述電荷栗包括第一 PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二匪OS管、第三匪OS管、第一電容、第二電容和第三電容;所述第一 PMOS管的柵極接受所述第一驅(qū)動信號，源極與所述第二電容的第一極板相連，漏極與所述第一電容的第一極板相連，所述第一電容的第二極板接地;所述第二 NMOS管的柵極接受所述第四驅(qū)動信號，源極與所述第二電容的第一極板相連，漏極接地;所述第三NMOS管的柵極接受所述第五驅(qū)動信號，源極與所述第二電容的第一極板相連，漏極與所述第三電容的第一極板相連，所述第三電容的第二極板接地;所述第二 PMOS管的柵極接受所述第二驅(qū)動信號，源極與所述第二電容的第二極板相連，漏極與電源電壓VDD相連;所述第三PMOS管的柵極接受所述第三驅(qū)動信號，源極與所述第二電容的第二極板相連，漏極與所述第一電容的第一極板相連;所述第三NMOS管的柵極接受所述第六驅(qū)動信號，源極與所述第二電容的第二極板相連，漏極接地；
[0015]所述第一電容的第一極板上的電壓為所述正電壓HVDD，所述第三電容的第一極板上的電壓為所述負(fù)電壓HVSS。
[0016]進(jìn)一步地，￥00= 2訊0)0 = -2訊^5。
[0017]進(jìn)一步地，所述驅(qū)動信號發(fā)生模塊包括三相分頻器和柵極驅(qū)動器;所述三相分頻器接收所述初始時鐘信號，并在其三個輸出端分別輸出第一、第二和第三時鐘信號;所述柵極驅(qū)動器接受所述第一、所述第二和所述第三時鐘信號，并輸出所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驅(qū)動信號；
[0018]所述第一時鐘信號的脈沖序列為110000110000…；
[0019]所述第二時鐘信號的脈沖序列為000011000011…；
[0020]所述第三時鐘信號的脈沖序列為001100001100…。
[0021]進(jìn)一步地，所述第一、所述第二和所述第三時鐘信號的周期為3T0。
[0022]進(jìn)一步地，所述三相分頻器包括反相器和第一、第二、第三DFF觸發(fā)器，所述初始時鐘信號輸入所述第一、所述第二和所述第三DFF觸發(fā)器的CP端，所述第一 DFF觸發(fā)器的D端與所述第三DFF觸發(fā)器的Q端相連，所述第二 DFF觸發(fā)器的D端與所述第一 DFF觸發(fā)器的QN端相連，所述第三DFF觸發(fā)器的D端與所述第二 DFF觸發(fā)器的Q端相連，所述第一 DFF觸發(fā)器的Q端空接，所述第二 DFF觸發(fā)器的QN端空接，所述第三DFF觸發(fā)器的QN端空接;所述反相器的輸入端與所述第三DFF觸發(fā)器的Q端相連，輸出端與所述第一 DFF觸發(fā)器的D端相連;所述第一 DFF觸發(fā)器的QN端輸出所述第三時鐘信號，所述第二DFF觸發(fā)器的Q端輸出所述第二時鐘信號，所述第三DFF觸發(fā)器的Q端輸出所述第一時鐘信號。
[0023]進(jìn)一步地，所述驅(qū)動信號發(fā)生模塊包括雙通道輸出的第一柵極驅(qū)動器、第二柵極驅(qū)動器和第三柵極驅(qū)動器;所述第一柵極驅(qū)動器接受所述第一時鐘信號，輸出所述第五、第六驅(qū)動信號;所述第二柵極驅(qū)動器接受所述第二時鐘信號，輸出所述第三、第四驅(qū)動信號；所述第三柵極驅(qū)動器接受所述第三時鐘信號，輸出所述第一、第二驅(qū)動信號。
[0024]在本發(fā)明的較佳實施方式中，提供了一種產(chǎn)生正負(fù)電壓源的電荷栗電路，包括驅(qū)動信號發(fā)生模塊和電荷栗。其中，驅(qū)動信號發(fā)生模塊由三相分頻器和三個柵極驅(qū)動器構(gòu)成，將一個來自外部的周期為TO的初始時鐘信號轉(zhuǎn)換成六個周期為3T0的驅(qū)動信號;這六個驅(qū)動信號分別作用在電荷栗中的六個MOS管的柵極上以驅(qū)動這些MOS管，使得電荷栗輸出電壓值相等、極性相反的正電壓和負(fù)電壓，作為正、負(fù)電壓源。本發(fā)明的產(chǎn)生正負(fù)電壓源的電荷栗電路能夠產(chǎn)生電壓值相等、極性相反的正、負(fù)電壓源，用在耳機(jī)功放上能實現(xiàn)耳機(jī)功放的免輸出隔直電容，從而減小耳機(jī)上電/掉電時的POP音。并且，本發(fā)明結(jié)構(gòu)較簡單、使用的元器件也較少，能節(jié)省外圍器件的成本和減小所用的PCB板的面積。
[0025]以下將結(jié)合附圖對本發(fā)明的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進(jìn)一步說明，以充分地了解本發(fā)明的目的、特征和效果。
【附圖說明】
[0026]圖1是在一個較佳的實施例中，本發(fā)明的產(chǎn)生正負(fù)電壓源的電荷栗電路的框圖。
[0027]圖2顯示了圖1所示的產(chǎn)生正負(fù)電壓源的電荷栗電路中的三相分頻器的電路圖。
[0028]圖3顯示了一個來自外界的初始時鐘信號的時序，并顯示了其經(jīng)過圖1所示的產(chǎn)生正負(fù)電壓源的電荷栗電路中的三相分頻器后得到的第一、第二和第三時鐘信號的時序；圖3還顯示了該第一、第二和第三時鐘信號分別經(jīng)過第一、第二和第三柵極驅(qū)動器后得到的第一-六驅(qū)動信號的時序。
[0029]圖4顯示了圖1所示的產(chǎn)生正負(fù)電壓源的電荷栗電路中的第一柵極驅(qū)動器的電路的一個示例。
[0030]圖5顯示了圖1所示的產(chǎn)生正負(fù)電壓源的電荷栗電路中的第二柵極驅(qū)動器的電路的一個示例。
[0031]圖6顯示了圖1所示的產(chǎn)生正負(fù)