接48V，電池JDQl負(fù)極接JDQ2的正極，電池JDQ2負(fù)極接電池JDQ3的正極，電池JDQ3的負(fù)極接電池JDQ4正極，電池JDQ4的負(fù)極接OV ；電阻R40 —端接0V，另一端接地，電阻R41 —端接0UT48-，另一端接地；
[0037]所述的電源模塊電路連接結(jié)構(gòu)如下，
[0038]電阻R16與電阻R17并聯(lián)后一端接12V，另一端接穩(wěn)壓芯片Ul輸入端(VIN)；電容C7和電容C5并聯(lián)后一端接芯片Ul的輸入端(VIN)，另一端接地；芯片Ul的輸出端(VOUT)輸出5V ;電容C8和電容C6并聯(lián)后一端接芯片輸出端(VOUT)，另一端接地；
[0039]所述的電壓采集模塊電路連接結(jié)構(gòu)如下，
[0040]電阻R26 —端接48V，另一端接微處理器的6腳；二極管D14負(fù)極接5V，正極接微處理器的6腳；電容C12、電組R36和穩(wěn)壓管D18并聯(lián)，穩(wěn)壓管D18的正極接地，負(fù)極接微處理器的6腳；
[0041]電阻R27 —端接48V，另一端接微處理器的7腳；二極管D15負(fù)極接5V，正極接微處理器的7腳；電容C13、電組R37和穩(wěn)壓管D19并聯(lián)，穩(wěn)壓管D19的正極接地，負(fù)極接微處理器的7腳；
[0042]電阻R28 —端接48V，另一端接微處理器的8腳；二極管D16負(fù)極接5V，正極接微處理器的8腳；電容C14、電組R38和穩(wěn)壓管D20并聯(lián)，穩(wěn)壓管D20的正極接地，負(fù)極接微處理器的8腳；
[0043]電阻R29 —端接48V，另一端接微處理器的9腳；二極管D17負(fù)極接5V，正極接微處理器的9腳；電容C15、電組R39和穩(wěn)壓管D21并聯(lián)，穩(wěn)壓管D21的正極接地，負(fù)極接微處理器的9腳；
[0044]所述的電壓均衡模塊電路結(jié)構(gòu)如下，
[0045]繼電器線圈Kl與二極管DlO并聯(lián)，二極管DlO負(fù)極接12V，其正極接三極管Ql的集電極；三極管Ql的發(fā)射極接地，基極接電阻R18 ;電阻R18的另一端接微處理器的2腳；電阻Rl —端接地，另一端接微處理器的2腳；
[0046]繼電器線圈K2與二極管Dll并聯(lián)，二極管Dll負(fù)極接12V，其正極接三極管Q3的集電極；三極管Q3的發(fā)射極接地，基極接電阻R20 ;電阻R20的另一端接微處理器的3腳；電阻R3 —端接地，另一端接微處理器的3腳；
[0047]繼電器線圈K3與二極管D12并聯(lián)，二極管D12負(fù)極接12V，其正極接三極管Q4的集電極；三極管Q4的發(fā)射極接地，基極接電阻R21 ;電阻R21的另一端接微處理器的4腳；電阻R4 —端接地，另一端接微處理器的4腳；
[0048]繼電器線圈K4與二極管D13并聯(lián)，二極管D13負(fù)極接12V，其正極接三極管Q5的集電極；三極管Q5的發(fā)射極接地，基極接電阻R22 ;電阻R22的另一端接微處理器的5腳；電阻R5 —端接地，另一端接微處理器的5腳；
[0049]所述的工作指示模塊的電路結(jié)構(gòu)如下，
[0050]發(fā)光二極管LED5的正極接5V，負(fù)極接電阻R31，電阻R31另一端接微處理器微處理器的15腳；
[0051]三極管Q2發(fā)射極接地，基極接電阻R19 ;電阻R19的另一端接微處理器的12腳；電阻R2 —端接地，另一端接微處理器的12腳。
[0052]當(dāng)然本專利的電池組管理系統(tǒng)對于3塊電池、5塊電池的電池組行，只需將上述電路結(jié)構(gòu)做出調(diào)整即可實(shí)現(xiàn)，再次不一一列出詳圖，這些情況不超出本專利的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種電池組管理系統(tǒng)，包括微處理器、電源模塊、電壓采集模塊、電壓均衡模塊、電池組電路、工作指示模塊，其特征是：電源模塊的輸入端與電池組電路連接，電源模塊的輸出端與微處理器、電壓采集模塊、工作指示模塊分別連接，電壓采集模塊輸入端與電池組電路連接，電壓采集模塊的輸出端與微處理器的輸入口連接，微處理器的輸出端與電壓均衡模塊連接。2.根據(jù)權(quán)利要求1所述的電池組管理系統(tǒng)，其特征是：所述的微處理器為HT45F23。3.根據(jù)權(quán)利要求1所述的電池組管理系統(tǒng)，其特征是：所述的電池主電路為4塊12V的電池串聯(lián)，電池JDQ1正極接48V，電池JDQ1負(fù)極接JDQ2的正極，電池JDQ2負(fù)極接電池JDQ3的正極，電池JDQ3的負(fù)極接電池JDQ4正極，電池JDQ4的負(fù)極接0V ;電阻R40 —端接0V，另一端接地，電阻R41 —端接0UT48-，另一端接地；所述的電源模塊電路連接結(jié)構(gòu)如下，電阻R16與電阻R17并聯(lián)后一端接12V，另一端接穩(wěn)壓芯片U1輸入端（VIN);電容C7和電容C5并聯(lián)后一端接芯片U1的輸入端（VIN)，另一端接地；芯片U1的輸出端（VOUT)輸出5V ;電容C8和電容C6并聯(lián)后一端接芯片輸出端（VOUT)，另一端接地；所述的電壓采集模塊電路連接結(jié)構(gòu)如下，電阻R26 —端接48V，另一端接微處理器的6腳；二極管D14負(fù)極接5V，正極接微處理器的6腳；電容C12、電組R36和穩(wěn)壓管D18并聯(lián)，穩(wěn)壓管D18的正極接地，負(fù)極接微處理器的6腳；電阻R27 —端接48V，另一端接微處理器的7腳；二極管D15負(fù)極接5V，正極接微處理器的7腳；電容C13、電組R37和穩(wěn)壓管D19并聯(lián)，穩(wěn)壓管D19的正極接地，負(fù)極接微處理器的7腳；電阻R28 —端接48V，另一端接微處理器的8腳；二極管D16負(fù)極接5V，正極接微處理器的8腳；電容C14、電組R38和穩(wěn)壓管D20并聯(lián)，穩(wěn)壓管D20的正極接地，負(fù)極接微處理器的8腳；電阻R29 —端接48V，另一端接微處理器的9腳；二極管D17負(fù)極接5V，正極接微處理器的9腳；電容C15、電組R39和穩(wěn)壓管D21并聯(lián)，穩(wěn)壓管D21的正極接地，負(fù)極接微處理器的9腳；所述的電壓均衡模塊電路結(jié)構(gòu)如下，繼電器線圈K1與二極管D10并聯(lián)，二極管D10負(fù)極接12V，其正極接三極管Q1的集電極；三極管Q1的發(fā)射極接地，基極接電阻R18 ;電阻R18的另一端接微處理器的2腳；電阻R1 —端接地，另一端接微處理器的2腳；繼電器線圈K2與二極管D11并聯(lián)，二極管D11負(fù)極接12V，其正極接三極管Q3的集電極；三極管Q3的發(fā)射極接地，基極接電阻R20 ;電阻R20的另一端接微處理器的3腳；電阻R3 —端接地，另一端接微處理器的3腳；繼電器線圈K3與二極管D12并聯(lián)，二極管D12負(fù)極接12V，其正極接三極管Q4的集電極；三極管Q4的發(fā)射極接地，基極接電阻R21 ;電阻R21的另一端接微處理器的4腳；電阻R4 —端接地，另一端接微處理器的4腳；繼電器線圈K4與二極管D13并聯(lián)，二極管D13負(fù)極接12V，其正極接三極管Q5的集電極；三極管Q5的發(fā)射極接地，基極接電阻R22 ;電阻R22的另一端接微處理器的5腳；電阻R5 —端接地，另一端接微處理器的5腳；所述的工作指示模塊的電路結(jié)構(gòu)如下，發(fā)光二極管LED5的正極接5V，負(fù)極接電阻R31，電阻R31另一端接微處理器微處理器的15腳；三極管Q2發(fā)射極接地，基極接電阻R19 ;電阻R19的另一端接微處理器的12腳；電阻R2 —端接地，另一端接微處理器的12腳。
【專利摘要】一種電池組管理系統(tǒng)，包括微處理器、電源模塊、電壓采集模塊、電壓均衡模塊、電池組電路、工作指示模塊，其特征是：電源模塊的輸入端與電池組電路連接，電源模塊的輸出端與微處理器、電壓采集模塊、工作指示模塊分別連接，電壓采集模塊輸入端與電池組電路連接，電壓采集模塊的輸出端與微處理器的輸入口連接，微處理器的輸出端與電壓均衡模塊連接；本實(shí)用新型對于電池有明顯老化的電池組有很好的修復(fù)作用，提高騎行里程。防止過充、過放和失水，降低電池充電溫度。
【IPC分類】H02J7/00
【公開號(hào)】CN205070464
【申請?zhí)枴緾N201220632162
【發(fā)明人】魏世民, 趙紅葉
【申請人】魏世民
【公開日】2016年3月2日
【申請日】2012年11月14日