數(shù)字模擬轉換器(DAC)將數(shù)字信號或數(shù)字轉換為模擬電壓。在一些實施例中，數(shù)字處理器向DAC輸出一連串數(shù)字，例如二進制數(shù)字。DAC將數(shù)字轉換為模擬信號。例如，在數(shù)字音頻中，使用數(shù)字電子電路處理音頻信號，然而，為了被用戶聽到，數(shù)字信號需要轉換為模擬信號。

因為到DAC的輸入信號是具有離散值的數(shù)字信號，所以由DAC輸出的模擬信號具有離散數(shù)量的電壓電平。例如，四位DAC可能夠接收十六個不同值的輸入，該十六個不同值對應于由DAC輸出的十六個離散電壓電平。一些DAC通過調整到DAC的偏置電壓來微調輸出電壓。這些微調機制需要使用許多電阻器和開關，并且結果，使用DAC上的大的面積。由于與電阻器相關聯(lián)的寄生電容，所以這些微調機制還使DAC遭受較慢的速度。

技術實現(xiàn)要素：

一種數(shù)字模擬轉換器，其具有第一數(shù)字模擬陣列和第二數(shù)字模擬陣列。第一數(shù)字模擬陣列具有參考輸入、參考輸出、可連接到數(shù)字信號的第一數(shù)字輸入和模擬輸出。第二數(shù)字模擬陣列包括參考輸入、聯(lián)結到第一數(shù)字模擬陣列的參考輸入的參考輸出，聯(lián)結到參考輸入的多個開關和聯(lián)結在開關和參考輸出之間的多個電阻器。

附圖說明

圖1是數(shù)字模擬轉換器的一個實施例的框圖。

圖2是圖1的第一DAC陣列的一個實施例的示意圖。

圖3是具有三位分辨率的圖1的第二DAC陣列和第三DAC陣列的實施例的示意圖。

圖4是具有三位分辨率的圖1的第二DAC陣列和第三DAC陣列的另一個實施例的示意圖。

圖5是具有二位分辨率的圖1的第二DAC陣列和第三DAC陣列的另一個實施例的示意圖。

圖6是具有二位分辨率的圖1的第二DAC陣列和第三DAC陣列的另一個實施例的示意圖。

圖7是具有二位分辨率的圖1的第二DAC陣列和第三DAC陣列的另一個實施例的示意圖。

具體實施方式

本文中描述了與常規(guī)的DAC相比使用更少的面積的數(shù)字模擬轉換器(DAC)。DAC將數(shù)字信號或數(shù)字轉換為模擬電壓。例如，向DAC輸入二進制數(shù)字。DAC對二進制數(shù)字進行解碼，并且輸出代表該二進制數(shù)字的電壓。一些DAC具有使得DAC能夠微調模擬輸出的模塊。參考圖1，圖1是具有多個陣列102的DAC 100的一個實施例的框圖。陣列102被各自稱為第一DAC陣列106、第二DAC陣列108和第三DAC陣列110。第二DAC陣列108有時被稱為頂部陣列108，并且第三DAC陣列110有時被稱為底部陣列110。在一些實施例中，第一DAC陣列106被稱為粗略DAC陣列，并且第二DAC陣列108和第三DAC陣列110被稱為精細陣列。

第一DAC陣列106具有有時被稱為第一數(shù)字輸入114的數(shù)字輸入114。數(shù)字輸入114聯(lián)結到或能夠聯(lián)結到將轉換為模擬信號的數(shù)字信號，該模擬信號在輸出116上輸出。第一DAC陣列106具有有時被分別地稱為第一參考輸入120和第一參考輸出122的參考輸入120和參考輸出122。如下面更詳細描述的，第一參考輸入120和第一參考輸出122微調由第一DAC陣列106輸出的模擬電壓值。通過用如下面描述的偏移電壓偏置第一DAC陣列106實現(xiàn)微調。

第二DAC陣列108具有有時被分別地稱為第二電壓參考輸入126和第二電壓參考輸出128的電壓參考輸入126和電壓參考輸出128。在圖1的實施例中，第二電壓參考輸入126連接到是直流電壓的電壓參考V_ref。第二參考輸出128連接到第一DAC陣列106的參考輸入120。第二DAC陣列108還具有有時被稱為第二數(shù)字輸入130的數(shù)字輸入130。如下面更詳細描述的，第二數(shù)字輸入130能夠聯(lián)結到或聯(lián)結到數(shù)字信號?？偟膩碚f，由第二數(shù)字輸入130輸入的數(shù)字信號是第一數(shù)字輸入114上的數(shù)字信號的一個或更多個最低有效位，或較低有效位。由第二DAC陣列108使用第二數(shù)字輸入130，以在參考輸入120處生成偏移電壓，并且第二數(shù)字輸入130被用于微調模擬輸出的值。

第三DAC陣列110具有有時被分別地稱為第三參考輸入134和第三參考輸出136的參考輸入134和參考輸出136。參考輸入134連接到第一DAC陣列106的參考輸出122。參考輸出136聯(lián)結到或能夠聯(lián)結到第二參考電壓，在圖1的實施例中該第二參考電壓接地，作為電壓參考V_ref。第三DAC陣列110具有有時被稱為第三數(shù)字輸入140的數(shù)字輸入140。如下面更詳細描述的，第三數(shù)字輸入140聯(lián)結到或能夠聯(lián)結到數(shù)字信號?？偟膩碚f，第三DAC陣列110與第二DAC陣列108一起工作來微調由第一DAC陣列106輸出的模擬信號的值。與第二DAC陣列108一樣，由第三數(shù)字輸入140輸入的數(shù)字信號是第一數(shù)字輸入114上的數(shù)字信號的一個或更多個最低有效位，或較低有效位。

參考圖2，圖2是圖1的DAC 100的一個實施例的示意圖。在圖2的示意圖中，第一DAC陣列106被示出為常規(guī)的數(shù)字模擬轉換器，并且第二DAC陣列108和第三DAC陣列110被示出為框。輸入由A0-A5的輸入信號部分指定的數(shù)字信號。較高位A2-A5輸入到解碼器200和解碼器202，解碼器200和解碼器202對數(shù)字信號中的位進行解碼以操作多個開關154，多個開關154在圖2的實施例中是場效應晶體管(FET)。在圖2的實施例中，解碼器200和解碼器202是2×4解碼器。數(shù)字信號的最低有效位輸入解碼器208，解碼器208在圖1的實施例中是3×8解碼器。在其他實施例中，可使用其他解碼器。例如，可使用2×4解碼器。解碼器208對數(shù)字信號的最低有效位進行解碼以操作第二DAC陣列108和第三DAC陣列110。在圖2中描述的實施例中，解碼器208輸出能夠表示由第二DAC陣列108和第三DAC陣列110生成的總共八個不同的精細電壓的三個位。在一些實施例中，DAC 100具有可提供內插的緩沖器230。

圖3示出第二DAC陣列108和第三DAC陣列110的實施例以及表示第一DAC陣列106的框的示意圖。第二DAC陣列108和第三DAC陣列110包括在網(wǎng)絡中的電阻器以提供離散電阻值，其中第二DAC陣列108的電阻器網(wǎng)絡是在第三DAC陣列110中的電阻器網(wǎng)絡的倒置或鏡像。因為最低有效位被用于控制第二DAC陣列108和第三DAC陣列110，所以如將由以下描述明顯的，有八個離散電阻值用于微調陣列108和陣列110的可能性。在其他實施例中，不同數(shù)量的最低有效位可被用于生成不同數(shù)量的可能的離散電阻值。

第二DAC陣列108包括網(wǎng)絡300。網(wǎng)絡300包括由標記A-標記G和開關303指定的八個開關302。開關302將電阻器304連接到參考輸入126，參考輸入126將電阻器304連接到參考電壓V_REF。在本文描述的實施例中，電阻器304全部具有相同值，指定該值為R。開關303總是導通，并且開關303可由導體來代替，導體諸如導線或跡線，使得電阻器R3連接在參考輸入126和參考輸出128之間。開關A-開關G設置在參考輸入126和參考輸出128之間的電阻值。如圖3所示，在參考輸入126和參考輸出128之間的電阻至少部分地控制到第一DAC陣列106的參考輸入120的電壓。電阻值以八分之一R為增量，其遵從由圖2的解碼器208輸出的三個位。

由與電阻器相關聯(lián)的開關引用該電阻器。例如，開關A與電阻器R1和R2相關聯(lián)。因此，當開關A閉合時，在輸入?yún)⒖?26和輸出參考128之間的電阻是電阻器R1至電阻器R3的并聯(lián)電阻，其中R3與開關303相關聯(lián)。表306提供關于開關設置的圖表，以實現(xiàn)增量電阻值。通過閉合在表306中指示的開關，實現(xiàn)八分之一R的增量電阻值。

第三DAC陣列110具有大體上類似于第二DAC陣列108的電阻器和開關網(wǎng)絡300的電阻器和開關網(wǎng)絡308。第三DAC陣列110的電阻器和開關網(wǎng)絡308有時被稱為是第二DAC陣列108的電阻器和開關網(wǎng)絡300的倒置或鏡像。如圖3所示，第三DAC陣列110具有多個電阻器310和開關312。開關312被指定為開關A-開關H和開關320，其中開關320總是導通的。開關320可由導體(諸如導線或跡線)替換，而不是由圖3中所示的FET替換，使得電阻器R4總是連接在參考輸入134和參考輸出136之間。

第三DAC陣列110經(jīng)配置，使得電阻器310連接或以其它方式聯(lián)結到參考輸入134，并且開關312連接或以其他方式聯(lián)結到參考輸出136。電阻器310和開關312的網(wǎng)絡308經(jīng)配置是倒置或鏡像網(wǎng)絡300。網(wǎng)絡308的開關和電阻配置提供如由表310所示的0至7/8R的電阻值。因為網(wǎng)絡308的開關320連接在參考輸入134和參考輸出136之間，沒有電阻器連接在線路中，所以該配置與網(wǎng)絡300的配置稍微不同。因此，當開關320閉合時，參考輸入134短接到參考輸出136，并且在參考輸入134和參考輸出136之間沒有電壓降。

已經(jīng)描述了第二DAC陣列108和第三DAC陣列110的配置，現(xiàn)在將描述第二DAC陣列108和第三DAC陣列110的操作。如上所述，第二DAC陣列108和第三DAC陣列110具有可變的電阻值，并且因此能夠調整在第一DAC陣列106上的參考輸入120和參考輸出122之間的電壓降。通過調整電壓降，能夠增大或減小在模擬輸出處的電壓。在本文描述的實施例中，在第二DAC陣列108和第三DAC陣列110之間的累積電阻維持在R的值。

作為DAC 100的操作的一個示例，LSB指示第一陣列106的模擬輸出的電壓需要顯著上升或具有顯著的正偏移。圖2的解碼器208生成數(shù)字信號，以達到該數(shù)字信號被輸出到第二DAC陣列108和第三DAC陣列110兩者的效果。發(fā)送到第二DAC陣列108的數(shù)字信號將降低其電阻。在本文描述的示例中，第二DAC陣列108的電阻需要下降至(1/8)R，這通過閉合開關A、開關C和開關E實現(xiàn)，如表306所示的。同樣地，第三DAC陣列110的電阻將增大到其最大量(7/8)R，這通過閉合開關H實現(xiàn)，如表310所示的。從而，模擬輸出電壓上移了第一陣列106的一個LSB電壓的7/8。在第一DAC陣列108和第二DAC陣列110之間的累積電阻保持在R。因此，在第一陣列106的一個LSB電壓內實現(xiàn)顯著的偏移。當需要其他偏移時，能夠設置開關300和開關312的其他配置。

在一些實施例中，正偏移或負偏移可被施加到模擬輸出的電壓。在這些實施例中，用第二DAC陣列108和第三DAC陣列110的電阻值中的每個為R/2正常地設置DAC 100。在圖3的實施例中，通過接通第二DAC陣列108中的開關C和接通第三DAC陣列110中的開關D來滿足該正常條件。如果需要正偏移，則減小第二DAC陣列108中的電阻，并且增大第三DAC陣列110中的電阻。另一方面，如果需要負偏移，則增大第二DAC陣列108中的電阻，并且減小第三DAC陣列110中的電阻。

在圖4中示出第二DAC陣列108和第三DAC陣列110的另一個實施例。第二DAC陣列108具有電阻器402和開關404的網(wǎng)絡400。在圖4的實施例中，有被標記為開關A-開關I的九個開關。根據(jù)表404設置開關404以產(chǎn)生在參考輸入126和參考輸出128之間的電阻值。因為第二DAC陣列108使用九個開關，所以需要九個位來操作開關404以獲得以(1/8)R的值增加的電阻值。在圖4的實施例中，全部的電阻器402具有相同值，該值被稱為R。

第三DAC陣列110具有電阻器412和開關414的網(wǎng)絡410，該網(wǎng)絡410類似于第二DAC陣列108的網(wǎng)絡400。網(wǎng)絡410被稱為是網(wǎng)絡400的倒置或被稱為是網(wǎng)絡400的鏡像。第二DAC陣列108的開關404連接到或聯(lián)結到參考輸入126，其中第三DAC陣列110的開關414連接到或聯(lián)結到參考輸出136。同樣地，第二DAC陣列108的電阻器402連接到或聯(lián)結到參考輸出128，并且第三DAC陣列110的電阻器412連接到或聯(lián)結到參考輸入134。一個例外是開關J，開關J連接在參考輸入134和參考輸出136之間。

圖3和圖4的DAC陣列108、DAC陣列110在參考輸入126、參考輸入134和參考輸出128、參考輸出136之間提供八個電阻值。電阻值以電阻值R的八分之一為增量。電阻值的數(shù)量對應于由圖2的解碼器208生成的數(shù)字信號，該數(shù)字信號具有對應于值8的三個位。在其他實施例中，使用更多數(shù)量或更少數(shù)量的位。

參考圖5，圖5示出提供在參考輸入126、參考輸入134和參考輸出128、參考輸出136之間的四個不同的電阻值的可能性的網(wǎng)絡500和網(wǎng)絡502的實施例。該四個不同電阻值對應于由圖2的解碼器208生成的兩個位。網(wǎng)絡500具有連接在參考輸入126和電阻器512之間的四個開關510。電阻器512或直接地或通過與其他電阻器的串聯(lián)連接來連接到參考輸出128。網(wǎng)絡502使用連接在電阻器522和參考輸出136之間的四個開關520。當網(wǎng)絡502中的附加開關524閉合時，網(wǎng)絡502中的附加開關524將參考輸入134短接到參考輸出136。網(wǎng)絡500被稱為是網(wǎng)絡502的鏡像。

圖6示出提供在參考輸入126、參考輸入134和參考輸出128、參考輸出136之間的四個不同的電阻值的可能性的網(wǎng)絡600和網(wǎng)絡602的其他的實施例。該四個不同電阻值對應于由圖2的解碼器208生成的兩個位。網(wǎng)絡600具有連接在參考輸入126和電阻器612之間的四個開關610。電阻器612或直接地或通過與其他電阻器的串聯(lián)連接來連接到參考輸出128。網(wǎng)絡602使用連接在電阻器622和參考輸出136之間的四個開關620。當網(wǎng)絡602中的附加開關624閉合時，網(wǎng)絡602中的附加開關624將輸入?yún)⒖?34短接到輸出參考136。網(wǎng)絡600有時被稱為是網(wǎng)絡602的鏡像。

圖7還示出提供在參考輸入126、參考輸入134和參考輸出128、參考輸出136之間的四個不同的電阻值的可能性的網(wǎng)絡700和網(wǎng)絡702的其他的實施例。與圖5和圖6的網(wǎng)絡一樣，該四個不同電阻值對應于由圖2的解碼器208生成的兩個位。網(wǎng)絡700具有連接在參考輸入126和電阻器712之間的四個開關710。電阻器712或直接地或通過與其他電阻器的串聯(lián)連接來連接到參考輸出128。網(wǎng)絡702使用連接在電阻器722和參考輸出136之間的四個開關720。當網(wǎng)絡602中的附加開關724閉合時，網(wǎng)絡602中的附加開關724將參考輸入134短接到參考輸出136。網(wǎng)絡700被稱為是網(wǎng)絡702的鏡像。

已經(jīng)描述第二DAC陣列108和第三DAC陣列110的實施例，現(xiàn)在將描述其他實施例。上述實施例使用第二DAC陣列108和第三DAC陣列110中的網(wǎng)絡的鏡像。在一些實施例中，不需要鏡像。例如，在第二DAC陣列108中可使用網(wǎng)絡600，并且在第三DAC陣列110中可使用網(wǎng)絡702。該實施例確實需要圖2的解碼器208來輸出不同的位以對應于不同的網(wǎng)絡模式。

上面所公開的第二DAC陣列108中的網(wǎng)絡全部具有連接在參考輸入126和參考輸出128之間的最小電阻。例如最小電阻可以是R/8或R/4。該最小電阻防止電壓V_REF直接施加到第一DAC陣列106的輸入?yún)⒖?20，這減少模擬信號的飽和的可能性。

以上公開的第三DAC陣列110中的網(wǎng)絡全部具有使得參考輸入134能夠被短接到參考輸出136或直接地連接到參考輸出136的開關。在參考輸出136接地的實施例中，該開關有效地為第一DAC陣列106的參考輸出122提供接地參考。

在以上描述的網(wǎng)絡中的許多網(wǎng)絡中，與常規(guī)的電阻器網(wǎng)絡相比，僅使用大約電阻器的四分之一。結果是由網(wǎng)絡使用的面積僅僅是常規(guī)網(wǎng)絡的大小的四分之一。通過不同電阻器之間的串聯(lián)或并聯(lián)連接實現(xiàn)電阻器數(shù)量的降低。應當注意，在以上描述的全部的網(wǎng)絡中，有連接到并聯(lián)連接的電阻器的至少一個開關，其中并聯(lián)的電阻器連接到參考輸出128或參考輸入134。另外，每個網(wǎng)絡具有連接到單個電阻器的開關，該單個電阻器連接到參考輸出128或參考輸入134。

雖然本文已經(jīng)詳細描述了說明性的和目前優(yōu)選的實施例，但是應該理解本發(fā)明概念可以多種其它方式體現(xiàn)和采用，并且所附權利要求書旨在被解釋為包括此類變化，除非此類變化在由現(xiàn)有技術限制的范圍內。