本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言，涉及一種高電壓電平轉(zhuǎn)換電路。

背景技術(shù)：

由于大多數(shù)的內(nèi)存操作中使用了大量的電壓電平的變化(例如，出字和位線(xiàn)驅(qū)動(dòng)器)，因此，大多數(shù)內(nèi)存(例如，閃存、EEPROM)電路中使用HVLS(High Voltage Level Shift，高電壓電平轉(zhuǎn)換)來(lái)傳輸寫(xiě)入操作期間來(lái)自模擬傳輸塊的高電壓(10～16V)。由于高電壓(HV)N溝道金屬氧化物晶體管(NMOS)與HV P溝道金屬氧化物晶體管(PMOS)閾值電壓(Vt)大概為0.8V，尤其是在最?lèi)毫訔l件下Vt接近于1.0V，因此，超低電源(～1V)不能運(yùn)行常規(guī)的HVLS。圖1和圖2為分別為相關(guān)技術(shù)中的4個(gè)傳輸晶體管和6個(gè)傳輸晶體管的HVLS電路的電路圖，如圖所示，相關(guān)技術(shù)中的HVLS電路由高壓NMOS(HVNMOS)晶體管和高壓PMOS(HVPMOS)晶體管組成，其中晶體管的數(shù)量根據(jù)晶體管的高電壓傳輸能力確定。尤其是在放電的情況下，HVNMOS的電壓Vt與放電速度的關(guān)系密切，例如，在低VCC應(yīng)用(1.2V)中，如果HVNMOS的電壓Vt較高，則其放電速度較慢。

傳統(tǒng)的HVLS能夠支持1.2V的應(yīng)用電路，但不支持超低電源(<1V)的應(yīng)用。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)相關(guān)技術(shù)中的上述問(wèn)題，本發(fā)明提供了一種高電壓電平轉(zhuǎn)換電路，以至少解決上述問(wèn)題。

根據(jù)本發(fā)明，提供了一種高電壓電平轉(zhuǎn)換電路，包括：第一HVPMOS 1、第二HVPMOS2、放電晶體管30和Valance晶體管40；其中，所述放電晶體管30由串接的第一本征高壓N溝道金屬氧化物晶體管HVNMOS 3和第一低壓N溝道金屬氧化物晶體管LVNMOS 5組成；所述Valance晶體管40由串接第二本征HVNMOS 4及第二LVNMOS 6組成。

本發(fā)明提供的高電壓電平轉(zhuǎn)換電路，采用本征HVNMOS(Vt～0.4V)和LVNMOS(Vt～0.4V)替代HVNMOS(Vt～0.8V)，由于低電壓具有比高電壓更快的放電速度，因此，即使在低VCC＝1V的應(yīng)用中，仍然可以快速的放電。因此，可以支持低于1V的超低電源。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1示出了相關(guān)技術(shù)中的高電壓電平轉(zhuǎn)換電路一的電路圖；

圖2示出了相關(guān)技術(shù)中的高電壓電平轉(zhuǎn)換電路二的電路圖；

圖3示出了常規(guī)的柵極偏置的HVLS的電路圖；

圖4示出了本發(fā)明實(shí)施例的HVLS電路的電路圖；

圖5示出了采用傳統(tǒng)的柵極偏置的HVLS的波形圖；

圖6示出了本發(fā)明實(shí)施例中的HVLS的波形圖；

圖7示出了常規(guī)HVLS的陣列布局結(jié)構(gòu)示意圖；

圖8示出了本發(fā)明實(shí)施例的HVLS的陣列布局結(jié)構(gòu)示意圖。

具體實(shí)施方式

下文中將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。

圖3為常規(guī)的柵極偏置的HVLS的電路圖，如圖3所示，這種HVLS在valance晶體管中采用固定偏置以及最小化電源供給和布局面積。該HVLS使用雙電源供電。

圖4為本發(fā)明實(shí)施例的HVLS的電路圖，如圖4所示，本發(fā)明實(shí)施例中的高電壓電平轉(zhuǎn)換電路包括：第一HVPMOS 1、第二HVPMOS 2、放電晶體管30和Valance晶體管40；其中，所述放電晶體管30由串接的第一本征(native)HVNMOS 3和第一LVNMOS 5組成；所述Valance晶體管40由串接第二本征HVNMOS 4及第二LVNMOS 6組成。

本實(shí)施例中，放電晶體管30和valance晶體管40由4個(gè)晶體管即第一本征HVNMOS 3和第二本征HVNMOS 4以及第一LVNMOS 5和第二LVNMOS 6組成。這4個(gè)晶體管都是低壓晶體管，因此，雖然HVNMOS晶體管會(huì)導(dǎo)致電壓放電較慢，但本實(shí)施例中的4個(gè)晶體管都是低壓晶體管，因此，本實(shí)施例中的HVLS的放電速度較快。

本發(fā)明實(shí)施例中，HVLS采用本征HVNMOS晶體管和低壓NMOS晶體管替代HVNMOS晶體管。由于超低電源(<1V)影響排出高壓NMOS放電，因此，本實(shí)施例中HVLS采用常規(guī)柵極偏置，采用低電壓的高壓NMOS(即本征HVNMOS)而不是高壓NMOS。并且，由于還采用了LVNMOS可以保護(hù)本征HVNMOS漏電。

圖4中示出了與現(xiàn)有技術(shù)中采用4個(gè)晶體管對(duì)應(yīng)的HVLS(如圖1所示)的改進(jìn)的HVLS的電路圖，如圖4所示，在本實(shí)施例中，所述第一LVNMOS 5的源極、所述第二LVNMOS 6的柵極以及所述第二本征HVNMOS 4的柵極均與輸入端(IN)連接，所述第一LVNMOS 5的漏極與所述第一本征HVNMOS 3的源極連接，所述第一LVNMOS 5柵極及所述第一本征HVNMOS 3的柵極連接到電源線(xiàn)VDD，所述第一本征HVNMOS 3的漏極與所述第一HVPMOS 1的漏極及所述第二HVPMOS 2的柵極連接；所述第一HVPMOS 1的源極及所述第二HVPMOS 2的源極連接到電源線(xiàn)VHH，所述第一HVPMOS 1的柵極、所述第二HVPMOS2的漏極以及所述第二本征HVNMOS 4的漏極均與輸出端(OUT)連接；所述第二本征HVNMOS 4的源極與所述第二LVNMOS 6的漏極連接；所述第二LVNMOS 6的源極、所述 第一LVNMOS 5的基板、所述第一本征HVNMOS 3的基板、所述第二本征HVNMOS 4的基板、以及所述第二LVNMOS 6的基板均連接到電源線(xiàn)VSS。

在本實(shí)施例的一個(gè)可選實(shí)施方式中，該HVLS電路可以采用常規(guī)的柵極偏置電源。

在本實(shí)施例的另一個(gè)可選實(shí)施方式中，該HVLS電路可以采用固定單電源供電。例如，該HVLS電路可以采用常規(guī)的柵極偏置及固定單電源供電。

在本實(shí)施例的另一個(gè)可選實(shí)施方式中，Valance晶體管40可以為柵極偏置晶體管。

在本實(shí)施例中，當(dāng)輸入端為0V，VHH偏壓由第二HVPMOS 2傳輸?shù)捷敵龆耍藭r(shí)，第一HVPMOS 1閉合并關(guān)斷。因此，使用第一本征HVNMOS 3和第一HVNMOS 5的“node”處的信號(hào)為0V。而由于輸入端＝0V，因此，第二本征HVNMOS 4及第二LVNMOS 6關(guān)閉。在相反的情況下，在輸入端為VDD時(shí)，“node”處的信號(hào)為VDD伏，因此，第二HVPMOS 2關(guān)閉，第一HVPMOS 1開(kāi)啟，因此，“節(jié)點(diǎn)”處的信號(hào)電壓為VHH。第二本征HVNMOS 4及第二LVNMOS 6開(kāi)啟，所以輸出端的電壓為0V。

圖5為傳統(tǒng)的柵極偏置的HVLS的波形圖，如圖5所示，這種HVLS電路在低VCC(1.08V)時(shí)，由于電源的電壓較低，因此，不會(huì)切換電平移位。圖6為本發(fā)明實(shí)施例中的HVLS的波形圖，如圖6所示，即使VCC為0.8V，該HVLS也可以執(zhí)行電平轉(zhuǎn)換操作。并且，由于采用了低電壓的HVNMOS及LVNMOS，從而可以?xún)?yōu)化放電時(shí)間。

采用本發(fā)明實(shí)施例提供的HVLS支持的電源(參見(jiàn)圖6)較傳統(tǒng)的柵極偏置的HVLS(參見(jiàn)圖5)更低，并且，相對(duì)于傳統(tǒng)的柵極偏置的HVLS具有更快的放電速度。

圖7示出了常規(guī)HVLS的陣列布局結(jié)構(gòu)示意圖，如圖7所示，由于字線(xiàn)和位線(xiàn)區(qū)域的問(wèn)題，該HVLS被分離為高壓晶體管區(qū)和低壓晶體管區(qū)。圖8示出了本發(fā)明實(shí)施例的HVLS的陣列布局結(jié)構(gòu)示意圖，它可以影響HVLS布局在內(nèi)存中的布局，但它可以克服圖7中的結(jié)構(gòu)分離高低壓區(qū)域的問(wèn)題。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。