本發(fā)明涉及電子技術領域，尤其涉及一種多相位時鐘輸出的裝置。

背景技術：

鎖相環(huán)(Phase-Locked Loop，簡稱PLL)技術在通信、電子等眾多領域得到了極為廣泛的應用。在應用過程中，大部分都需要鎖相環(huán)能夠產(chǎn)生多路時鐘輸出，以便于滿足一個系統(tǒng)能夠達到使用不同相位、不同頻率的時鐘輸出的需求。這些時鐘都是通過鎖相環(huán)中的壓控振蕩器(Voltage-Controlled Oscillator，簡稱VCO)經(jīng)過分頻后產(chǎn)生的。然而，在PLL剛上電期間，VCO由于自身作為一個自激振蕩器，當外部有噪聲時，容易緩慢產(chǎn)生振蕩波形。開始時，VCO的多個輸出的相位關系并不是穩(wěn)定的線性關系，由于自激振蕩的緣故更加會導致輸出混亂，如果這時輸出電路中的分頻器已經(jīng)開始工作，輸出時鐘的相位關系就會發(fā)生錯亂，如圖1中所示，圖1中VCO的輸出時鐘vco_ph1、vco_ph2、vco_ph3……等輸出時鐘信號相位關系并不穩(wěn)定，經(jīng)過分頻器分頻后直接輸出結(jié)果則是錯亂的。在傳統(tǒng)方法中，是將PLL穩(wěn)定后，再開始控制VCO的輸出開始分頻，如此操作將會導致鎖相環(huán)的功耗的增大，制作成本高而且實現(xiàn)繁瑣。

技術實現(xiàn)要素：

為了解決上述問題，本發(fā)明提供一種多相位時鐘輸出的裝置，在上電初期VCO的輸出不穩(wěn)定時，VCO輸出電路中的分頻器將會暫時停止工作，禁止輸出電路中的信號輸出。而是將VCO產(chǎn)生的多路輸出信號中的一路信號作為反饋信號反饋到鑒頻鑒相器中，并通過VCO中的輸出計數(shù)器對該路輸出信 號進行計數(shù)，當計數(shù)達到預設值時，對多路輸出信號進行相應的處理后按順序送出，同時開啟輸出電路的分頻器開始工作，從而保證分頻后輸出信號的相位正確。與傳統(tǒng)方法相比較，本發(fā)明具有結(jié)構(gòu)簡單、低功耗、低成本和容易實現(xiàn)等特點。

第一方面，本發(fā)明提供了一種多相位時鐘輸出的裝置，所述裝置包括：

鑒頻鑒相器，用于比較輸入信號和反饋信號的頻率差值和相位差值；根據(jù)頻率差值和相位差值產(chǎn)生脈沖控制信號；

電荷泵，用于根據(jù)脈沖控制信號產(chǎn)生電流信號；

環(huán)路濾波器，用于根據(jù)電流信號調(diào)節(jié)控制電壓；

壓控振蕩器VCO，用于產(chǎn)生第一n路輸出信號，并根據(jù)所述控制電壓調(diào)節(jié)第一n路輸出信號的頻率；其中，第一n路輸出信號中的第一路輸出信號還用于作為反饋信號，n為自然數(shù)；

多相位信號產(chǎn)生模塊，用于接收壓控振蕩器產(chǎn)生的第一n路輸出信號；并在電路啟動時對第一n路輸出信號中的第一路輸出信號進行計數(shù)；當計數(shù)值滿足預定閾值時，按序依次輸出第二n路輸出信號。

優(yōu)選的，多相位信號產(chǎn)生模塊包括：計數(shù)器和鎖存器；

計數(shù)器，用于對第一路輸出信號進行計數(shù)；當計數(shù)值滿足預定閾值時，輸出第一控制信號啟動第一鎖存器；

第一鎖存器，用于輸出第一復位信號，以便按序依次輸出第二n路輸出信號。

進一步優(yōu)選的，多相位信號產(chǎn)生模塊包括：鎖存器組、邏輯門電路組和第一邏輯門電路；

鎖存器組包括n-1個鎖存器；邏輯門電路組包括n-1個邏輯門電路；第k個邏輯門電路的第一輸入端接收VCO的第k+1個輸出信號；第二輸入端連接至第k個鎖存器的輸出端；第k個鎖存器的時鐘輸入端為和第k+1個輸出信號相差第一相位數(shù)值的第i個輸出信號；第k個鎖存器的鎖存控制端和第k-1 個鎖存器的輸出端相連，第1個鎖存器的鎖存控制端接收所述第一鎖存器輸出的第一復位信號，其中i和k均為自然數(shù)，且i≤n-1，k≤n-1；

第一邏輯門電路的第一輸入端接收VCO的第1個輸出信號并且經(jīng)配置輸出該輸出信號。

優(yōu)選的，多相位信號產(chǎn)生模塊還包括：第一分頻器和第一多路選擇器；

第一分頻器用于接收第二n路輸出信號，并對第二n路輸出信號進行分頻，輸出第三n路輸出信號；

第一多路選擇器用于選擇第二n路輸出信號或者第三n路輸出信號進行輸出。

進一步優(yōu)選的，該裝置還包括多路選擇器組；多路選擇器組包括h個多路選擇器；多路選擇器組中的h個多路選擇器分別用于在第二n路輸出信號或者第三n路輸出信號中選擇一路輸出信號進行輸出，其中h為自然數(shù)。

本發(fā)明提供的一種多相位時鐘輸出的裝置，首先通過對壓控振蕩器產(chǎn)生的多路輸出信號中的一路輸出信號進行計數(shù)，當滿足預定閾值時，對多路輸出信號進行相應處理后，按順序?qū)⒍嗦份敵鲂盘査统?。同時開啟輸出電路的分頻器開始工作，從而保證分頻后輸出信號的相位正確。與傳統(tǒng)方法相比較，本發(fā)明具有結(jié)構(gòu)簡單、低功耗、低成本和容易實現(xiàn)等特點。

附圖說明

圖1為現(xiàn)有技術提供的當鎖相環(huán)上電初期，VCO產(chǎn)生的多相位時鐘電路直接經(jīng)過分頻器分頻后輸出的時鐘脈沖示意圖；

圖2為本發(fā)明實施例提供的一種多相位時鐘輸出的裝置結(jié)構(gòu)示意圖；

圖3為多相位信號產(chǎn)生模塊的結(jié)構(gòu)示意圖；

圖4為多相位時鐘輸出的部分時序圖；

圖5為多相位時鐘輸出的部分仿真結(jié)果示意圖。

具體實施方式

下面通過附圖和實施例，對本發(fā)明的技術方案做進一步的詳細描述。

圖2本發(fā)明實施例提供的一種多相位時鐘輸出的裝置結(jié)構(gòu)示意圖。如圖2所示，該裝置包括：鑒頻鑒相器201、電荷泵202、環(huán)路濾波器203、壓控振蕩器204和多相位信號產(chǎn)生模塊205。

鑒頻鑒相器201用于比較輸入信號和反饋信號的頻率差值和相位差值，并根據(jù)頻率差值和相位差值產(chǎn)生一個脈沖控制信號；電荷泵202則根據(jù)該脈沖控制信號產(chǎn)生電流信號，其中，產(chǎn)生的電流信號可以包括充電電流和放電電流；環(huán)路濾波器203輸出控制電壓，并且根據(jù)充電電流來升高控制電壓，根據(jù)放電電流降低控制電壓。壓控振蕩器204用于產(chǎn)生第一n路輸出信號，并且根據(jù)環(huán)路濾波器輸出的控制電壓調(diào)節(jié)第一n路輸出信號的頻率。

具體的，在控制電壓升高時，壓控振蕩器204提高第一n路輸出信號的頻率；相應的，當控制電壓降低時，降低第一n路輸出信號頻率，以便于第一n路輸出信號的頻率達到根據(jù)實際需要所設定的值。其中，第一n路輸出信號中的第一路輸出信號還用于作為上述介紹的反饋信號，n為自然數(shù)(在本實施例中，n＝8)。

多相位信號產(chǎn)生模塊205接收壓控振蕩器產(chǎn)生的第一n路輸出信號，并在電路啟動時對第一n路輸出信號中的第一路輸出信號進行計數(shù)，當計數(shù)值滿足預定閾值時，則按順序依次輸出第二n路輸出信號。

進一步的，如圖3所示，圖3為多相位信號產(chǎn)生模塊的結(jié)構(gòu)示意圖，多相位信號產(chǎn)生模塊205包括計數(shù)器和第一鎖存器；鎖存器組、邏輯門電路組和第一邏輯門電路。

計數(shù)器與第一鎖存器相連，計數(shù)器用于對第一路輸出信號進行計數(shù)；當計數(shù)值滿足預定閾值時，輸出第一控制信號啟動第一鎖存器；第一鎖存器，輸出第一復位信號，以便按序依次輸出第二n路輸出信號。

具體的，第一鎖存器連接鎖存器組中的第一個鎖存器。該鎖存器組中包 括了n-1(本實施例中為7)個鎖存器，邏輯門電路組同樣包括n-1(本實施例中為7)個邏輯門電路。其中，第k個邏輯門電路的第一輸入端接收VCO的第k+1個輸出信號；第二輸入端連接至第k個鎖存器的輸出端；第k個鎖存器的時鐘輸入端為和第k+1個輸出信號相差第一相位數(shù)值(該第一相位數(shù)值根據(jù)具體情況而定，例如本實施例中，n＝8，所以第一相位數(shù)值可以為180°、225°、270°或者315°等，在本實施例中以225°為例)的第i個輸出信號；第k個鎖存器的鎖存控制端和第k-1個鎖存器的輸出端相連，其中i和k均為自然數(shù)，且i≤n-1，k≤n-1。

而第一邏輯門電路的第一輸入端接收VCO的第1個輸出信號并且經(jīng)配置輸出該輸出信號。

另外，多相位信號產(chǎn)生模塊還包括：第一分頻器和第一多路選擇器；第一分頻器用于接收第二n路輸出信號，并對第二n路輸出信號進行分頻，輸出第三n路輸出信號；而第一多路選擇器則會在第二n路輸出信號和第三n路輸出信號中選擇一個n路輸出信號進行輸出。

可選的，該裝置還包括多路選擇器組206；多路選擇器組206包括h(本實施例中h＝4)個多路選擇器；多路選擇器組中的h個多路選擇器分別用于在第二n路輸出信號或者第三n路輸出信號中選擇一路輸出信號進行輸出，其中h為自然數(shù)。

在實際應用中，為了方便該裝置中輸出信號的頻率能有更多的選擇，該裝置中還可以在接收外部輸入的輸入信號后，對該輸入信號首先進行分頻，也可以對反饋信號進行一次分頻。進一步可選的，該裝置中還可以包括一個分頻器組，具體用于當上述所介紹的多路選擇器組中的h個多路選擇器分別在第二n路輸出信號或者第三n路輸出信號中選擇一路輸出信號進行輸出后，對h路輸出信號進行分頻，然后再輸出。具體電路可以參照圖2中的多相位時鐘輸出的裝置結(jié)構(gòu)示意圖。

在一個具體例子中，邏輯門電路以“與”門電路為例，及邏輯門電路組 對應“與”門電路組，第一邏輯門則為第一“與”門電路；第一分頻器為二分頻器。以下對于該裝置的具體工作過程做詳細介紹：

接收外部輸入的輸入信號后，鑒頻鑒相器201比較輸入信號和反饋信號的頻率差值和相位差值后，根據(jù)頻率差值和相位差值產(chǎn)生一個脈沖控制信號；電荷泵202根據(jù)該脈沖控制信號產(chǎn)生電流信號，其中，產(chǎn)生的電流信號可以包括充電電流和放電電流；環(huán)路濾波器203輸出控制電壓，并且根據(jù)充電電流來升高控制電壓，根據(jù)放電電流降低控制電壓。壓控振蕩器204產(chǎn)生第一8路輸出信號，并且根據(jù)環(huán)路濾波器輸出的控制電壓調(diào)節(jié)第一8路輸出信號的頻率。具體的，在控制電壓升高時，壓控振蕩器204提高第一8路輸出信號的頻率；相應的，當控制電壓降低時，降低第一8路輸出信號頻率。以便于第一8路輸出信號的頻率達到根據(jù)實際需要所設定的值。其中，第一8路輸出信號中的第一路輸出信號還用于作為上述介紹的反饋信號。

多相位信號產(chǎn)生模塊205接收壓控振蕩器產(chǎn)生的第一8路輸出信號，并在電路啟動時，利用計數(shù)器對第一8路輸出信號中的第一路輸出信號進行計數(shù)，當計數(shù)值滿足預定閾值時(例如該閾值為16個時鐘脈沖)，輸出第一控制信號(圖3中的cnt_done信號)，啟動第一鎖存器。第一鎖存器啟動后，輸出第一復位信號start，以便于啟動鎖存器組中的第1個鎖存器。鎖存器組中的第1個鎖存器的鎖存控制端接收第一鎖存器輸出的第一復位信號后開始工作。其輸入端接收與第2個輸出信號vco_ph_2相差225°的第7個輸出信號vco_ph_7，并且當輸出信號vco_ph_7的上升沿到來時，該鎖存器鎖定，并輸出一個使能信號en1，該使能信號en1為高電平，并且該信號作為鎖存器組中的第2個鎖存器的復位信號，啟動鎖存器組中的第2個鎖存器開始工作；同時該使能信號en1還將作為“與”門電路組中的第1個“與”門電路第二輸入端的輸入信號?！芭c”門電路組中的第1個“與”門電路的第一輸入端接收第2個輸出信號vco_ph_2。經(jīng)過邏輯“與”運算后輸出一個信號。

鎖存器組中的第2個鎖存器的控制端接收第一個鎖存器輸出的使能信號 en1作為該鎖存器的復位信號，并且開始工作。第2個鎖存器的輸入端接收與第3個輸出信號vco_ph_3相差225°的第8個輸出信號vco_ph_8，并且當輸出信號vco_ph_8的上升沿到來時，該鎖存器鎖定，并輸出一個使能信號en2，該使能信號en2為高電平，并且該信號作為鎖存器組中的第3個鎖存器的復位信號，啟動鎖存器組中的第3個鎖存器開始工作；同時該使能信號en2還將作為“與”門電路組中的第2個“與”門電路第二輸入端的輸入信號。“與”門電路組中的第2個“與”門電路的第一輸入端接收第3個輸出信號vco_ph_3。經(jīng)過邏輯“與”運算后輸出一個信號。

類似的，鎖存器組中的第k個鎖存器的鎖存控制端接收第k-1個鎖存器輸出的一個使能信號作為復位信號后開始工作。其輸入端接收與第k+1個輸出信號vco_ph_(k+1)相差225°的第i個輸出信號，并且當?shù)趇個輸出信號的上升沿到來時，該鎖存器鎖定，并輸出一個使能信號enk，該使能信號enk為高電平，并且該信號作為鎖存器組中的第k+1個鎖存器的復位信號，啟動鎖存器組中的第k+1個鎖存器開始工作；同時該使能信號enk還將作為“與”門電路組中的第k個“與”門電路第二輸入端的輸入信號?！芭c”門電路組中的第k個“與”門電路的第一輸入端接收第k+1個輸出信號vco_ph_(k+1)，其中k≤7。經(jīng)過邏輯“與”運算后輸出一個信號。此外，第一“與”門電路的第一輸入端接收VCO的第一個輸出信號，并且經(jīng)過配置后輸出該信號。在本實施例中是將第一“與”門電路(圖3中的“與”門and0)第一輸出端接收VCO的第一個輸出信號，而在第二輸出端接一電源，用于始終產(chǎn)生高電平信號，從而保證第一輸出信號vco_ph_1始終保持輸出狀態(tài)。

直至所有的第一8路輸出信號經(jīng)過邏輯“與”運算后，輸出第二8路輸出信號。二分頻器用于接收第二8路輸出信號后，對輸出的第二8路輸出信號進行二分頻，輸出第三8路輸出信號。第一多路選擇器則在第一8路輸出信號和第二8路輸出信號中選擇其中一個8路輸出信號進行輸出。

這里需要說明的是，該對第一輸出信號進行計數(shù)滿足的預定閾值同樣可 以為時間，相應的是通過計時器或者其他可以計算時間的器件對第一輸出信號進行計時，當計時滿足預定閾值后進行下一步的工作。

可選的，該裝置中還可以包括多路選擇器組206，該多路選擇器組包括4個多路選擇器，每一個多路選擇器都分別用于在第二8路輸出信號或者第三8路輸出信號中選擇一路輸出信號進行輸出。

在實際應用中，為了方便該裝置中輸出信號的頻率能有更多的選擇，該裝置中還可以在接收外部輸入的輸入信號后，對該輸入信號首先進行分頻(圖2中的分頻器N對輸入信號進行分頻)，也可以對反饋信號進行一次分頻(圖2中的分頻器M對輸入信號進行分頻。此外，圖2中還包括一個多路選擇器X，雖然在本申請中沒有起到實質(zhì)性作用，但在其他應用中將會用到)。進一步可選的，該裝置中還可以包括一個分頻器組，該分頻器組中包括4個分頻器DividerC0～DividerC3，具體用于當上述所介紹的多路選擇器組中的4個多路選擇器分別選擇一路輸出信號進行輸出后，對4路輸出信號進行分頻，然后再輸出。上述所介紹的使能信號en1還可以作為分頻器組中的分頻器DividerC0～DividerC3的使能信號Divider_enable，以使分頻器DividerC0～DividerC3進行工作。

上述工作過程中的所產(chǎn)生的部分時序圖和部分仿真結(jié)果如圖4和圖5所示，這里不再贅述。

本發(fā)明提供的一種多相位時鐘輸出的裝置，首先通過對壓控振蕩器產(chǎn)生的多路輸出信號中的一路輸出信號進行計數(shù)，當滿足預定閾值時，對多路輸出信號進行相應處理后，按順序?qū)⒍嗦份敵鲂盘査统?。同時開啟輸出電路的分頻器開始工作，從而保證分頻后輸出信號的相位正確。與傳統(tǒng)方法相比較，本發(fā)明具有結(jié)構(gòu)簡單、低功耗、低成本和容易實現(xiàn)等特點。

專業(yè)人員應該還可以進一步意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、計算機軟件或者二者的結(jié)合來實現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能 一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術方案的特定應用和設計約束條件。專業(yè)技術人員可以對每個特定的應用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應認為超出本發(fā)明的范圍。

結(jié)合本文中所公開的實施例描述的方法或算法的步驟可以用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來實施。軟件模塊可以置于隨機存儲器(RAM)、內(nèi)存、只讀存儲器(ROM)、電可編程ROM、電可擦除可編程ROM、寄存器、硬盤、可移動磁盤、CD-ROM、或技術領域內(nèi)所公知的任意其它形式的存儲介質(zhì)中。

以上所述的具體實施方式，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施方式而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。