本發(fā)明涉及電路領(lǐng)域，并且更為具體地，涉及一種神經(jīng)模擬電路。

背景技術(shù)：

憶阻器(Memristor)是除電阻、電容、電感之外的第四種基本電路元件，用于表示磁通量與電荷量之間的關(guān)系。憶阻器具有和電阻同樣的單位(歐姆)，同時具備非易失性，且只有在電流流過的情況下，憶阻值才會改變。隨著對憶阻器的研究的深入發(fā)展，憶阻器被用于模擬生物神經(jīng)系統(tǒng)的記憶和計算功能。

如圖1所示，現(xiàn)有技術(shù)中，神經(jīng)模擬電路一般包括兩個神經(jīng)元電路(或稱神經(jīng)元細胞電路)以及作為兩者之間的突觸連接的阻變憶阻器，其中每個神經(jīng)元電路包括：激勵信號端P、突觸連接端M、緩沖器(反相器N2和反相器N3)、控制信號反相器N1、第一傳輸門T1以及第二傳輸門T2。其中，緩沖器的輸出端連接至激勵信號端P，緩沖器的輸入端連接至第二傳輸門T2的信號端；控制信號反相器N1的輸入端連接至激勵信號端P、第一傳輸門T1的正控制端S及第二傳輸門T2的正控制端S，輸出端連接至第一傳輸門T1的負控制端S’及第二傳輸門T2的負控制端S’；所述的第一傳輸門T1的一個信號端連接至電壓源，另一信號端連接至突觸連接端M，正控制端S連接至激勵信號端P，負控制端S’連接至控制信號反相器N1的輸出端；第二傳輸門T2的一個信號端連接至緩沖器的輸入端，另一個信號端連接至突觸連接端M，正控制端口S連接至激勵信號端P，負控制端S’連接至控制信號反相器N1的輸出端。

圖1中的神經(jīng)模擬電路的工作原理如下：當兩個神經(jīng)元電路同時接到各自的激勵信號時，分別對各自的激勵信號產(chǎn)生應(yīng)激信號，該應(yīng)激信號會通過金屬連接線將其施加到與之相連的憶阻器上，當前后兩個激勵信號同時激勵時，將在憶阻器上形成使之發(fā)生阻變的電壓差，開始時阻值較大，隨著激勵持續(xù)時間而阻值逐漸減小，即從一開始的突觸連接的權(quán)重較小變成權(quán)重增 大，直到激勵信號中的一個消失。激勵信號結(jié)束后，憶阻器的阻值保持不變。而憶阻器的阻值減小就增加了兩個神經(jīng)元電路之間的關(guān)聯(lián)性，相當于人類學(xué)習(xí)認知的過程。

神經(jīng)元細胞的細胞膜具有電容，稱為膜電容，膜電容具有閾值特性，即當神經(jīng)元細胞接收到激勵信號超過膜電容的閾值時，神經(jīng)元細胞才會將興奮通過突觸傳遞至其他神經(jīng)元細胞，但是圖1中的神經(jīng)模擬電路中的神經(jīng)元接收到激勵信號之后，立刻就會作用于憶阻器，使其產(chǎn)生壓差，無法很好地模擬神經(jīng)元細胞的閾值特性。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種神經(jīng)模擬電路，能夠模擬膜電容的閾值特性。

第一方面，提供一種神經(jīng)模擬電路，所述神經(jīng)模擬電路包括第一神經(jīng)元電路，所述第一神經(jīng)元電路用于通過憶阻器ME與第二神經(jīng)元電路相連，并在所述第一神經(jīng)元電路和所述第二神經(jīng)元電路之間傳遞信號，所述第一神經(jīng)元電路包括：第一電路，所述第一電路的第一端與所述第一神經(jīng)元電路的輸入端V_in相連，所述第一電路的第二端與所述第一神經(jīng)元電路的輸出端V_out相連，所述第一電路在所述輸出端V_out為低電平時處于導(dǎo)通狀態(tài)，在所述輸出端V_out為高電平時處于截止狀態(tài)；電容C1，所述電容C1的第一端與所述第一電路的第三端相連，所述電容C1的第二端與地相連；第二電路，所述第二電路的輸入端與所述第一電路的第三端相連，所述第二電路的輸出端與所述第一神經(jīng)元電路的輸出端V_out相連，所述第二電路用于在所述電容C1的第一端的電壓低于預(yù)設(shè)的電壓閾值時處于截止狀態(tài)，在所述電容C1的第一端的電壓高于電壓閾值時處于導(dǎo)通狀態(tài)，且在所述第二電路導(dǎo)通后，所述輸出端V_out從低電平升為高電平；開關(guān)管T1，所述開關(guān)管T1的輸入端與所述第一電路的第三端相連，所述開關(guān)管T1的輸出端與地相連，所述開關(guān)管T1的控制端與所述第一神經(jīng)元電路的輸出端V_out相連，且所述開關(guān)管T1在所述輸出端V_out為高電平時導(dǎo)通，在所述輸出端V_out為低電平時截止。

結(jié)合第一方面，在第一方面的一種實現(xiàn)方式中，所述神經(jīng)模擬電路還包括突觸電路，所述突觸電路與所述第一神經(jīng)元電路的輸入端V_in相連，所述突觸電路包括：開關(guān)管M，所述開關(guān)管M的輸入端與電源V_cc相連，所述開關(guān)管M的控制端用于接收所述第二神經(jīng)元電路的輸出信號；所述憶阻器ME， 所述憶阻器ME的輸入端與所述開關(guān)管M的輸出端相連，所述憶阻器ME的輸出端與所述第一神經(jīng)元電路的輸入端V_in相連；開關(guān)管Ms，所述開關(guān)管Ms的輸入端與所述開關(guān)管M的輸出端相連，所述開關(guān)管Ms的輸出端與地相連，所述開關(guān)管Ms的控制端與所述第一神經(jīng)元電路的輸出端V_out相連，且所述開關(guān)管Ms在所述第一神經(jīng)元電路的輸出端V_out為高電平時導(dǎo)通，在所述第一神經(jīng)元電路的輸出端V_out為低電平時截止；所述第一神經(jīng)元電路還包括：開關(guān)管T2，所述開關(guān)管T2的輸入端與電源V_pull相連，所述開關(guān)管T2的輸出端與所述第一神經(jīng)元電路的輸入端V_in相連，所述開關(guān)管T2的控制端與所述第一神經(jīng)元電路的輸出端V_out相連，其中，在所述第一神經(jīng)元電路的輸出端V_out為高電平時，所述開關(guān)管T2和所述開關(guān)管Ms導(dǎo)通，所述電源V_pull輸出的電流從所述第一神經(jīng)元電路的輸入端V_in流出，經(jīng)過所述憶阻器ME和所述開關(guān)管Ms流向地，使得所述憶阻器ME的阻值增大。

結(jié)合第一方面或其上述實現(xiàn)方式的任一種，在第一方面的另一種實現(xiàn)方式中，所述神經(jīng)模擬電路還包括所述第二神經(jīng)元電路，所述第二神經(jīng)元電路與所述第一神經(jīng)元電路具有相同結(jié)構(gòu)，所述第二神經(jīng)元電路的輸出端與所述突觸電路中的開關(guān)管M的控制端相連，所述第二神經(jīng)元電路作為前神經(jīng)元電路，通過所述突觸電路向作為后神經(jīng)元電路的所述第一神經(jīng)元電路傳遞所述第二神經(jīng)元電路的輸出端產(chǎn)生的信號。

結(jié)合第一方面或其上述實現(xiàn)方式的任一種，在第一方面的另一種實現(xiàn)方式中，所述神經(jīng)模擬電路包括所述第一神經(jīng)元電路和所述第二神經(jīng)元電路在內(nèi)的多個神經(jīng)元電路，所述神經(jīng)模擬電路還包括所述突觸電路在內(nèi)的多個突觸電路，所述神經(jīng)模擬電路中的所述多個神經(jīng)元電路通過所述多個突觸電路連接，形成神經(jīng)網(wǎng)絡(luò)。

結(jié)合第一方面或其上述實現(xiàn)方式的任一種，在第一方面的另一種實現(xiàn)方式中，所述第一神經(jīng)元電路還包括：控制端I_ctrl，所述控制端I_ctrl與所述第一電路的第一端相連，用于向所述電容C1輸入電流。

結(jié)合第一方面或其上述實現(xiàn)方式的任一種，在第一方面的另一種實現(xiàn)方式中，所述第一電路包括：開關(guān)管T3，所述開關(guān)管T3的輸入端與所述第一神經(jīng)元電路的輸入端V_in相連，所述開關(guān)管T3的輸出端與所述電容C1的第一端相連；反相器N1，所述反相器N1的輸入端與所述第一神經(jīng)元電路的輸出端V_out相連，所述反相器N1的輸出端與所述開關(guān)管T3的控制端相連。

結(jié)合第一方面或其上述實現(xiàn)方式的任一種，在第一方面的另一種實現(xiàn)方式中，所述第二電路包括：反相器N2，所述反相器N2的輸入端與所述電容C1的第一端相連；反相器N3，所述反相器N3的輸入端與所述反相器N2的輸出端相連，所述反相器N3的輸出端與所述第一神經(jīng)元電路的輸出端V_out相連，所述電壓閾值為所述反相器N2的導(dǎo)通閾值和所述反相器N3的導(dǎo)通閾值中的較大值。

本發(fā)明實施例中，第一神經(jīng)元電路的輸入端為電容C1充電，當電容C1兩端電壓超過電壓閾值時，第二電路導(dǎo)通，使得第一神經(jīng)元電路的輸出端V_out從低電平升為高電平，也就是說，當輸入的電流使得電容C1兩端電壓超過電壓閾值之后，神經(jīng)元電路的輸出端才會對輸入端的輸入產(chǎn)生響應(yīng)，相當于利用電容C1充當膜電容的角色，模擬了膜細胞的閾值特性。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對本發(fā)明實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面所描述的附圖僅僅是本發(fā)明的一些實施例的附圖。

圖1是現(xiàn)有技術(shù)中的神經(jīng)模擬電路的示意性電路圖。

圖2是本發(fā)明實施例的神經(jīng)模擬電路的示意性電路圖。

圖3是電容C1電壓與第一神經(jīng)元電路輸出電壓的關(guān)系圖。

圖4是控制端Ictrl的電流與第一神經(jīng)元電路輸出的脈沖信號的頻率關(guān)系圖。

圖5是本發(fā)明實施例的神經(jīng)模擬電路的示意性電路圖。

圖6是本發(fā)明實施例的神經(jīng)模擬電路的示意性電路圖。

圖7是本發(fā)明實施例的神經(jīng)模擬電路的示意性電路圖。

圖8是本發(fā)明實施例的神經(jīng)元電路之間的連接方式的示例圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部實施例。

圖2是本發(fā)明實施例的神經(jīng)模擬電路的示意性電路圖。圖2中的神經(jīng)模 擬電路20包括第一神經(jīng)元電路21，第一神經(jīng)元電路21可以通過憶阻器ME與第二神經(jīng)元電路相連，并在第一神經(jīng)元電路21和第二神經(jīng)元電路之間傳遞信號，第一神經(jīng)元電路21包括：

第一電路22，第一電路22的第一端與第一神經(jīng)元電路21的輸入端V_in相連，第一電路22的第二端與第一神經(jīng)元電路21的輸出端V_out相連，第一電路22在第一神經(jīng)元電路21的輸出端V_out為低電平時處于導(dǎo)通狀態(tài)，在第一神經(jīng)元電路21的輸出端V_out為高電平時處于截止狀態(tài)；

電容C1，電容C1的第一端與第一電路22的第三端相連，電容C1的第二端與地相連；

第二電路23，第二電路23的輸入端與第一電路22的第三端相連，第二電路23的輸出端與第一神經(jīng)元電路21的輸出端V_out相連，第二電路23用于在電容C1的第一端的電壓低于預(yù)設(shè)的電壓閾值時處于截止狀態(tài)，在電容C1的第一端的電壓高于電壓閾值時處于導(dǎo)通狀態(tài)，且在第二電路23導(dǎo)通后，所述第一神經(jīng)元電路21的輸出端V_out從低電平升為高電平；

開關(guān)管T1，開關(guān)管T1的輸入端與第一電路22的第三端相連，開關(guān)管T1的輸出端與地相連，開關(guān)管T1的控制端與第一神經(jīng)元電路21的輸出端V_out相連，且開關(guān)管T1在第一神經(jīng)元電路21的輸出端V_out為高電平時導(dǎo)通，在第一神經(jīng)元電路21的輸出端V_out為低電平時截止。

本發(fā)明實施例中，第一神經(jīng)元電路21的輸入端引入輸入電流，為電容C1充電，當電容C1兩端電壓超過電壓閾值時，第二電路23導(dǎo)通，使得第一神經(jīng)元電路21的輸出端V_out從低電平升為高電平，也就是說，當輸入的電流使得電容C1兩端電壓超過電壓閾值之后，神經(jīng)元電路的輸出端才會對輸入端的輸入產(chǎn)生響應(yīng)，相當于利用電容C1充當膜電容的角色，模擬了膜細胞的閾值特性；當?shù)谝簧窠?jīng)元電路21的輸出端V_out變?yōu)楦唠娖綍r，第一電路22截止，進入不應(yīng)期(生物學(xué)上指生物對某一刺激發(fā)生反應(yīng)后，在一定時間內(nèi)，即使再給予刺激，也不發(fā)生反應(yīng)。在此處指輸入已經(jīng)使輸出變成高電平，第一電路22截斷后輸出第一神經(jīng)元電路21不再受到輸入的影響)。

此外，當?shù)谝簧窠?jīng)元電路21的輸出端V_out變?yōu)楦唠娖綍r，開關(guān)管T1導(dǎo)通，電容C1對地放電，使得電容C1兩端電壓降低，當電容C1兩端電壓低于第二電路23設(shè)定的電壓閾值時，第二電路23截斷，第一神經(jīng)元電路21的輸出端V_out變?yōu)榈碗娖剑貜?fù)上述過程，第一神經(jīng)元電路21的輸出端V_out 就能夠以一定的頻率輸出高低電平交錯的脈沖信號。圖3示出了電容C1兩端電壓(V_cap)和第一神經(jīng)元電路21的輸出端V_out輸出的電壓的關(guān)系，從圖3可以看出，第一神經(jīng)元電路21的輸出端V_out隨著電容C1的充放電，以一定頻率向外輸出脈沖信號。

應(yīng)理解，本發(fā)明實施例對第一電路22的具體結(jié)構(gòu)不作限定，例如，第一電路22可以包括開關(guān)管Q，該開關(guān)管Q的輸入端與第一神經(jīng)元電路21的輸入端V_in相連，該開關(guān)管Q的輸出端與電容C1的第一端相連，該開關(guān)管Q的控制端與第一神經(jīng)元電路21的輸入端V_out相連，當?shù)谝簧窠?jīng)元電路21的輸出端V_out為低電平時，開關(guān)管Q導(dǎo)通，當?shù)谝簧窠?jīng)元電路21的輸出端V_out為高電平時，開關(guān)管Q截止。

或者，第一電路22可包括：開關(guān)管T3，開關(guān)管T3的輸入端與第一神經(jīng)元電路21的輸入端V_in相連，開關(guān)管T3的輸出端與電容C1的第一端相連；反相器N1，反相器N1的輸入端與第一神經(jīng)元電路21的輸出端V_out相連，反相器N1的輸出端與開關(guān)管T3的控制端相連。也就是說，開關(guān)管T3的控制端為高電平時開關(guān)管T3截止，開關(guān)管T3的控制端為低電平時開關(guān)管T3導(dǎo)通，但由于有反相器N1的存在，當?shù)谝簧窠?jīng)元電路21的輸出端V_out為高電平時，開關(guān)管T3的控制端實際上輸入的是低電平，開關(guān)管T3截止；當?shù)谝簧窠?jīng)元電路21的輸出端V_out為低電平時，開關(guān)管T3的控制端實際上輸入的是高電平，開關(guān)管T3導(dǎo)通。

應(yīng)理解，本發(fā)明實施例對第二電路23的具體結(jié)構(gòu)不作限定，例如，第二電路23可包括：反相器N2，反相器N2的輸入端與電容C1的第一端相連；反相器N3，反相器N3的輸入端與反相器N2的輸出端相連，反相器N3的輸出端與第一神經(jīng)元電路21的輸出端V_out相連，電壓閾值為反相器N2的導(dǎo)通閾值和反相器N3的導(dǎo)通閾值中的較大值(可以選擇相同規(guī)格的反相器N2和反相器N3，使它們的電壓閾值相同)。也就是說，可以利用反相器的閾值特性實現(xiàn)上述電壓閾值的設(shè)定，之所以采用兩個反相器是為了維持電路保持電容C1的第一端與第一神經(jīng)元電路21的輸出端V_out的高低電平一致(即兩次反向相當于不變)，采用兩個反相器實現(xiàn)電路的電壓閾值特性的電路結(jié)構(gòu)簡單，但需要說明的是，能夠?qū)崿F(xiàn)閾值電路功能的電路很多，以上僅僅是舉例說明，實際中還可以使用其他能夠?qū)崿F(xiàn)電路的電壓閾值特性的電路作為第二電路23。

應(yīng)理解，第一神經(jīng)元電路21輸出的高電平和低電平可以是相對于預(yù)先設(shè)置的電壓閾值而言的，即該高電平高于該電壓閾值，低電平低于該電壓閾值。

可選地，作為一個實施例，第一神經(jīng)元電路21還可包括：控制端I_ctrl，控制端I_ctrl與第一電路22的第一端相連，用于向電容C1輸入電流。如圖2所示，控制端I_ctrl輸入的電流能夠為電容C1充電，通過改變控制端I_ctrl輸入的電流的大小，能夠改變電容C1的充電速度，而電容C1的充電速度的改變會導(dǎo)致第一神經(jīng)元電路21的輸出端的脈沖信號的頻率的改變。具體地，圖4示出了控制端I_ctrl的電流大小和第一神經(jīng)元電路21的輸出端V_out輸出的脈沖信號頻率的關(guān)系，從圖4可以看出，二者之間近似線性關(guān)系，而且脈沖信號頻率隨著控制端I_ctrl電流的增大而增大。

應(yīng)理解，第一神經(jīng)元電路21可以通過突觸電路與其他神經(jīng)元電路相連，該突觸電路可以是一個憶阻器，或者包含憶阻器的結(jié)構(gòu)，從而當?shù)谝簧窠?jīng)元電路21與其他神經(jīng)元電路傳遞信號時，憶阻器通過改變自身阻值，能夠改變相鄰神經(jīng)元電路的相關(guān)性，從而實現(xiàn)神經(jīng)細胞的模擬?？蛇x地，作為一個實施例，如圖8所示，本發(fā)明實施例中的神經(jīng)元電路(例如，第一神經(jīng)元電路和第二神經(jīng)元電路)之間可以采用如圖8所示的方式連接，即直接通過憶阻器連接。當然，第一神經(jīng)元電路還可以通過如圖5所示的包含憶阻器的突觸電路與第二神經(jīng)元相連，下面結(jié)合圖5進行詳細描述。

可選地，作為一個實施例，如圖5所示，神經(jīng)模擬電路20還可包括突觸電路24，突觸電路24可與第一神經(jīng)元電路21的輸入端V_in相連，突觸電路24可包括：開關(guān)管M，開關(guān)管M的輸入端與電源V_cc相連，開關(guān)管M的控制端用于接收第二神經(jīng)元電路的輸出信號；憶阻器ME，憶阻器ME的輸入端與開關(guān)管M的輸出端相連，憶阻器ME的輸出端與第一神經(jīng)元電路21的輸入端V_in相連；開關(guān)管Ms，開關(guān)管Ms的輸入端與開關(guān)管M的輸出端相連，開關(guān)管Ms的輸出端與地相連，開關(guān)管Ms的控制端與第一神經(jīng)元電路21的輸出端V_out相連，且開關(guān)管Ms在第一神經(jīng)元電路的輸出端V_out為高電平時導(dǎo)通，在第一神經(jīng)元電路的輸出端V_out為低電平時截止；第一神經(jīng)元電路21還可包括：開關(guān)管T2，開關(guān)管T2的輸入端與電源V_pull相連，開關(guān)管T2的輸出端與第一神經(jīng)元電路21的輸入端V_in相連，開關(guān)管T2的控制端與第一神經(jīng)元電路21的輸出端V_out相連，其中，在第一神經(jīng)元電路的輸 出端V_out為高電平時，開關(guān)管T2和開關(guān)管Ms導(dǎo)通，電源V_pull輸出的電流從第一神經(jīng)元電路的輸入端V_in流出，經(jīng)過憶阻器ME和開關(guān)管Ms流向地，使得憶阻器ME的阻值增大。

應(yīng)理解，本發(fā)明實施例中，突觸電路24設(shè)置在第一神經(jīng)元電路21的前端，與第一神經(jīng)元電路21的輸入端V_in相連，當開關(guān)管M的控制端接收到其他神經(jīng)元電路輸出的高電平時，開關(guān)管M導(dǎo)通，電源V_cc流出的電流正向通過憶阻器ME，使得憶阻器ME的阻值減少，能夠模擬生物的記憶過程；當?shù)谝簧窠?jīng)元電路輸出高電平時，會反向控制開關(guān)管Ms導(dǎo)通，電源V_cc流出的電流經(jīng)過開關(guān)管Ms流向地，而從V_pull流出的電流反向經(jīng)過憶阻器ME和開關(guān)管Ms流向地，憶阻器ME的阻值增大，能夠模擬生物的遺忘過程。

本發(fā)明實施例的神經(jīng)模擬電路，既能模擬人的學(xué)習(xí)記憶過程，也能模擬生物的記憶過程，還能模擬生物的遺忘過程，提高了神經(jīng)模擬電路的智能特性。

可選地，作為一個實施例，神經(jīng)模擬電路20還可包括第二神經(jīng)元電路25，第二神經(jīng)元電路25可與第一神經(jīng)元電路21具有相同結(jié)構(gòu)，第二神經(jīng)元電路25的輸出端可與突觸電路24中的開關(guān)管M的控制端相連，第二神經(jīng)元電路25可作為前神經(jīng)元電路，通過突觸電路24向作為后神經(jīng)元電路的第一神經(jīng)元電路21傳遞第二神經(jīng)元電路25的輸出端產(chǎn)生的信號。

應(yīng)理解，本發(fā)明實施例中的第二神經(jīng)元電路25通過突觸電路24與第一神經(jīng)元電路21相連，此時，第二神經(jīng)元電路25相當于前神經(jīng)元電路，第二神經(jīng)元電路21相當于后神經(jīng)元電路，突觸電路24中的憶阻器的阻值大小可表征該前神經(jīng)元電路和后神經(jīng)元電路之間的相關(guān)性。當前神經(jīng)元電路向后神經(jīng)元電路傳輸信號時，突觸電路24中的憶阻器ME的阻值減小，前后神經(jīng)元電路的相關(guān)性增大，相當于模擬人的記憶過程；當后神經(jīng)元電路從V_pull端流出反向電流時，憶阻器ME的阻值增大，前后神經(jīng)元電路的相關(guān)性減小，相當于模擬人的遺忘過程。

進一步地，神經(jīng)模擬電路20還可包括第一神經(jīng)元電路21和第二神經(jīng)元電路25在內(nèi)的多個神經(jīng)元電路，神經(jīng)模擬電路20還可包括突觸電路24在內(nèi)的多個突觸電路，神經(jīng)模擬電路20中的多個神經(jīng)元電路通過多個突觸電路連接，形成神經(jīng)網(wǎng)絡(luò)。

具體地，參見圖6，在圖6中，前神經(jīng)元電路和后神經(jīng)元電路均可以是 如圖2所示的神經(jīng)元電路。從圖6可以看出，由于前神經(jīng)元電路和后神經(jīng)元電路的結(jié)構(gòu)相同，可以在前后神經(jīng)元電路結(jié)構(gòu)的基礎(chǔ)上繼續(xù)連接其他突觸了神經(jīng)元電路，將神經(jīng)模擬電路擴展成神經(jīng)網(wǎng)絡(luò)。具體地，圖7示出了本發(fā)明實施例的神經(jīng)模擬電路的一種可能的結(jié)構(gòu)。在圖7所示的神經(jīng)模擬電路中，前神經(jīng)元電路和后神經(jīng)元電路均可以是如圖2所示的神經(jīng)元電路。從圖7可以看出，本發(fā)明實施例的神經(jīng)元電路和突觸電路不但能夠順次連接(例如，多個神經(jīng)元電路和突觸電路交錯首尾相連)，還能夠并行排布(例如，多個前神經(jīng)元電路通過各自的突觸與一個相同的后神經(jīng)元電路連接)。因此，本發(fā)明實施例中的神經(jīng)模擬電路具有很強的可擴展性，能夠根據(jù)實際的需要形成各種形式的復(fù)雜的神經(jīng)網(wǎng)絡(luò)。相比而言，在如圖1所示的現(xiàn)有技術(shù)的神經(jīng)模擬電路中，由于憶阻器連接的是神經(jīng)元電路的M端，而神經(jīng)元電路的P端連接的是激勵信號，不能連接新的突觸，導(dǎo)致神經(jīng)模擬電路的可擴展性差。

應(yīng)理解，本發(fā)明實施例的開關(guān)管可以是但不限于金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor，MOSFET)、絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor，IGBT)、集成門極換流晶閘管(Integrated Gate Commutated Thyristors，IGCT)或可控硅整流器(Silicon Controlled Rectifier，SCR)等功率器件或上述不同功率器件的任意組合形式。

在本申請所提供的幾個實施例中，應(yīng)該理解到，所揭露的系統(tǒng)、裝置和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。

另外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)所述以權(quán)利要求的保護范圍為準。