本發(fā)明涉及一種兩點調(diào)制器，尤其涉及一種能夠支持高數(shù)據(jù)率的兩點調(diào)制器。
背景技術(shù)：
：隨著手機系統(tǒng)的快速發(fā)展和復(fù)雜度的加深，越來越多的人開始利用手機在線欣賞音樂和視頻、下載并運行需要后臺連網(wǎng)的大型應(yīng)用程序，人們對高速、可靠的移動網(wǎng)絡(luò)的需求與日俱增。雖然3g（3rd-generation，第三代移動通信技術(shù)）數(shù)據(jù)網(wǎng)絡(luò)最近已在無線通信領(lǐng)域中取得了重大突破，但仍不能滿足終端用戶群對信息流的巨大需求。如果說3g將手機互聯(lián)網(wǎng)從構(gòu)想變成了現(xiàn)實，那么4g（4th-generation，第四代移動通信技術(shù)）就將使手機網(wǎng)絡(luò)變得更加快速。在不久的將來，lte（longtermevolution，長期演化）及與其配套的wimax（worldwideinteroperabilityformicrowaveaccess，全球微波互聯(lián)接入）將成為取代現(xiàn)存3g網(wǎng)絡(luò)，成為占據(jù)手機互聯(lián)網(wǎng)市場的新技術(shù)。多種標準的共存也導(dǎo)致了發(fā)射機前端設(shè)計的一些障礙，像在模式帶寬、動態(tài)范圍、功耗控制的準確度、變量的均峰值比（peak-to-averageratio，par）等方面，都需要一個在整個功耗范圍上高度線性的調(diào)制器。極坐標調(diào)制是一個在增加功率放大器平均效率方面很有前途的發(fā)射機結(jié)構(gòu)，同時也保證了調(diào)制的線性化。圖1展示了一個極坐標發(fā)射機的模塊化框圖。開環(huán)的極坐標發(fā)射器通過控制功率放大器的偏置電流或電源電壓，直接對功率放大器的信號振幅進行調(diào)制。通過特別的功率放大器設(shè)計以及在幅度相位調(diào)制支路上采用預(yù)失真處理，對am-am（amplitudemodulation-amplitudemodulation，幅度調(diào)制-幅度調(diào)制）和am-pm（amplitudemodulation-phasemodulation，幅度調(diào)制-相位調(diào)制）的非線性進行了必要的補償，從而使非線性功率放大器能夠達到很高的功率放大效率。然而，極坐標發(fā)射器需要采用相位調(diào)制，其帶寬需求比信道帶寬高出一個量級。對于相位開關(guān)的方法，高效的寬帶相位調(diào)制器是基于直接調(diào)頻（frequencymodulation，fm）的pll（phaselockedloop，鎖相環(huán)）和兩點信號注入電路實現(xiàn)的。然而滿足噪聲/帶寬需求的4g無線標準需要很好的頻率分辨率、嚴格的vco（voltagecontrolledoscillator，壓控振蕩器）線性度和pll兩點注入信號之間的精確同步。圖2是一個δσ分頻合成器，常用于實現(xiàn)相位合成。圖2所示結(jié)構(gòu)的δσ調(diào)制器處注入調(diào)制信號，即為單點調(diào)制器，其調(diào)制帶寬及數(shù)據(jù)傳輸率受限于pll自身的帶寬。對基于pll的調(diào)制器，其數(shù)據(jù)傳輸率取決于pll自身的帶寬。又由于pll的帶寬受限于穩(wěn)定性和噪聲等問題，要在lte標準下實現(xiàn)高數(shù)據(jù)率的調(diào)制模式成為現(xiàn)代發(fā)射機ic（integratedcircuit，集成電路）設(shè)計中一項巨大挑戰(zhàn)。更寬的調(diào)制帶寬可以通過寬帶技術(shù)來實現(xiàn)，例如相位噪聲消除技術(shù)、多相位分數(shù)型鎖相環(huán)或具備理想環(huán)路濾波器的i型分數(shù)鎖相環(huán)。在帶寬受限的分數(shù)鎖相環(huán)中，可以通過數(shù)字預(yù)補償濾波器或兩點調(diào)制獲得寬帶相位調(diào)制。兩點調(diào)制，即調(diào)制信號增加一條高頻支路，利用額外的前饋支路來擴展pll調(diào)制器的帶寬；而另一種方法則對發(fā)射機數(shù)據(jù)進行預(yù)補償處理。兩種實現(xiàn)方式都需要對模擬pll的動態(tài)特性有準確的了解，包括其對工藝、電壓和溫度（process,voltage,temperature，pvt）變化的敏感度的分析。上述的寬帶技術(shù)也可以應(yīng)用于全數(shù)字鎖相環(huán)（alldigitalphaselockedloop，adpll）。adpll對于pvt變化的敏感度較低，并且可以進行數(shù)字校準。特別是兩點調(diào)制，其應(yīng)用于adpll能夠?qū)崿F(xiàn)精確的頻率合成和寬帶相位調(diào)制。擁有寬帶寬的wcdma（widebandcodedivisionmultipleaccess，寬帶碼分多址）相位調(diào)制技術(shù)也已見諸文獻；然而，在更寬調(diào)制標準（例如wlan（wirelesslocalareanetwork，無線局域網(wǎng)），wimax和lte）下，還未能實現(xiàn)可用的相位調(diào)制器。最近，開環(huán)相位選擇技術(shù)——即在一組頻率相位差固定的周期信號中動態(tài)地選擇信號，例如正交信號或環(huán)形振蕩器的輸出信號——能夠用于更寬帶寬的相位調(diào)制的實現(xiàn)。然而相位選擇分辨率的限制導(dǎo)致相位量化噪聲（phasequantizationnoise，pqn）過大，以致很多無線通訊標準都無法接受。因此，從現(xiàn)有文獻可以得知，受限的pll帶寬和量化噪聲的影響最終限制了相位調(diào)制技術(shù)的最大數(shù)據(jù)傳輸率。如圖3所示為兩點調(diào)制器100的結(jié)構(gòu)圖，其基本結(jié)構(gòu)為一個鎖相環(huán)。調(diào)制信號分成兩路注入鎖相環(huán)中，使其成為一個相位/頻率調(diào)制器。如圖所示，調(diào)制信號經(jīng)過微分之后，產(chǎn)生兩條調(diào)制通路：高通支路20和低通支路10。高通支路20實現(xiàn)高通調(diào)制。低通支路10實現(xiàn)低通調(diào)制。兩個調(diào)制支路如果完美匹配，則鎖相環(huán)保持鎖定。圖3中，振蕩器30為模擬模塊，受pvt影響以及布局布線的寄生的不均衡性，注入振蕩器30的高通調(diào)制信號所帶來的頻率偏移與調(diào)制信號呈現(xiàn)不理想的非線性，即為振蕩器30的非線性問題。此外，在高通和低通調(diào)制支路上，調(diào)制信號的注入時刻也需要精細調(diào)節(jié)，延時的不匹配將會導(dǎo)致調(diào)制信號質(zhì)量的惡化，該問題在高數(shù)據(jù)率調(diào)制中尤其明顯。針對兩點調(diào)制器中存在的問題，目前較為完整的校準結(jié)構(gòu)是2012年發(fā)表于jssc（journalofsolid-statecircuits，固態(tài)電路雜志）的一種基于最小二乘法的結(jié)構(gòu)，如圖4所示。該結(jié)構(gòu)能夠?qū)崿F(xiàn)10mb/s的調(diào)制數(shù)據(jù)率，主要利用級聯(lián)的δσ調(diào)制器和最小二乘法的算法。級聯(lián)的δσ調(diào)制器以及最小二乘法算法在電路實現(xiàn)上非常復(fù)雜，dtc受pvt影響比較明顯，校準過程也比較長。此外，兩部分校準所采集的信號均是來自于開關(guān)型鑒相器（bang-bangphasedetector，bbpd）的輸出，無法區(qū)分出哪一種失配占主導(dǎo)地位，因此容易出現(xiàn)收斂問題。技術(shù)實現(xiàn)要素：有鑒于此，有必要提供一種結(jié)構(gòu)簡單且能夠支持高數(shù)據(jù)率的兩點調(diào)制器，以解決上述問題。本發(fā)明提供了一種兩點調(diào)制器，具有低通支路，高通支路以及一振蕩器，該振蕩器具有多個電容，所述兩點調(diào)制器還包括非線性校準電路和延遲失配校準電路。該非線性校準電路設(shè)于所述高通支路上，用于對所述多個電容的非線性進行校準。該非線性校準電路包括：非均衡量化器，用于對輸入所述振蕩器的調(diào)制信號進行預(yù)補償，并輸出量化誤差信號；以及線性數(shù)據(jù)處理單元，用于根據(jù)所述量化誤差信號對所述多個電容進行調(diào)制。所述延遲失配校準電路設(shè)于所述低通支路上，用于匹配所述低通支路和高通支路的延遲。該延遲失配校準電路包括：分頻器，用于對振蕩器輸出的差分信號進行分頻，并獲得多路時鐘信號；相位順序校準模塊，用于對所述分頻器獲得的多路時鐘信號進行相位校準，并獲得多路具有正確相位順序的時鐘信號；以及并行相位旋轉(zhuǎn)器，包括兩個多路選擇器，用于對所述多路具有正確相位順序的時鐘信號進行選擇，并獲得兩路具有恒定相位差的時鐘信號；該兩路具有恒定相位差的時鐘信號分別控制觸發(fā)所述兩點調(diào)制器的低通支路和高通支路，使該低通支路和高通支路達到延遲匹配。本發(fā)明之基于兩點調(diào)制器的振蕩器非線性校準電路，通過非線性校準電路消除了振蕩器中電容的非線性，同時通過延遲失配校準電路對高通支路和低通支路的觸發(fā)時鐘信號進行延遲匹配，不但簡化了電路結(jié)構(gòu)，改善了輸出信號的質(zhì)量，而且能夠支持高數(shù)據(jù)率。附圖說明圖1為現(xiàn)有技術(shù)中極坐標發(fā)射器的模塊化框圖。圖2為現(xiàn)有技術(shù)中分數(shù)型頻率合成器的模塊化框圖。圖3為現(xiàn)有技術(shù)中兩點調(diào)制器的結(jié)構(gòu)圖。圖4為現(xiàn)有技術(shù)中基于級聯(lián)δσ調(diào)制器和最小二乘法的校準結(jié)構(gòu)的模塊化框圖。圖5為本發(fā)明一實施方式中兩點調(diào)制器結(jié)構(gòu)的模塊化框圖。圖6為圖5中非線性校準電路的模塊化框圖。圖7為圖6中多比特并行fir濾波器結(jié)構(gòu)的模塊化框圖。圖8為圖6中fir濾波器與具有六十四個d觸發(fā)器的fir濾波器的阻帶頻率對比圖。圖9為圖6中非均衡量化器的工作示意圖。圖10為圖5中延遲失配校準電路的模塊化框圖。圖11為圖10中八分頻器的模塊化框圖。圖12為圖10中八分頻器輸出的pg1部分和pg2部分信號的相位順序。圖13為圖11中八分頻器輸出的g1部分和g2部分信號的相位順序。圖14為圖10中相位順序校準模塊的模塊化框圖。圖15為具有圖5中非線性校準電路以及圖10中延遲失配校準電路的兩點調(diào)制器結(jié)構(gòu)框圖。圖16為單比特fir濾波器及圖6中多比特并行fir濾波器的仿真結(jié)果。圖17為單比特fir濾波器及圖6中多比特并行fir濾波器的evm曲線圖。圖18為不同延時下調(diào)制信號的evm曲線圖。主要元件符號說明兩點調(diào)制器100、200低通支路10延遲失配校準電路11八分頻器110cml二分頻器1100數(shù)字二分頻器1101相位順序校準模塊111d觸發(fā)器1111、117、233相位旋轉(zhuǎn)器112分頻器113加法器114、118δσ調(diào)制器115、116、50高通支路20非線性校準電路21非均衡量化器22線性數(shù)據(jù)處理單元23多路選擇器1112、1120、231fir濾波器232電容234振蕩器30相位頻率鑒別器70電荷泵80環(huán)路濾波器90如下具體實施方式將結(jié)合上述附圖進一步說明本發(fā)明。具體實施方式下面將結(jié)合附圖，對本發(fā)明作進一步的詳細說明。請參閱圖5，本發(fā)明提供了一種兩點調(diào)制器200。該兩點調(diào)制器200包括低通支路10、高通支路20和振蕩器30，所述振蕩器30可以為壓控振蕩器（voltagecontrolledoscillator，vco）或數(shù)控振蕩器（digitalcontrolledoscillator，dco）。調(diào)制信號mod中的低頻部分經(jīng)低通支路10流向振蕩器30，高頻部分經(jīng)高通支路20流向振蕩器30。該低通支路10包括相位頻率鑒別器（phasefrequencydetector，pfd）70，電荷泵（chargepump，cp）80和環(huán)路濾波器（loopfilter，lpf）90。調(diào)制信號mod中的低頻部分的傳輸路徑為延遲失配校準電路11—相位頻率鑒別器70—電荷泵80—環(huán)路濾波器90—振蕩器30。高通支路20包括非線性校準電路21，調(diào)制信號mod的高頻部分的傳輸路徑為非線性校準電路21—振蕩器30。請參閱圖6，非線性校準電路21主要包括非均衡量化器22和線性數(shù)據(jù)處理單元23。由于振蕩器30中的電容234存在非線性問題，調(diào)制信號mod首先經(jīng)非均衡量化器22進行預(yù)補償處理，處理后獲得的信號與振蕩器30中的電容234的非線性程度相反，該信號經(jīng)由線性數(shù)據(jù)處理單元23處理后控制振蕩器30中的電容234，以消除電容234的非線性，使輸出信號fout與調(diào)制信號mod保持線性關(guān)系。線性數(shù)據(jù)處理單元23包括多個多路選擇器231、多個fir（finiteimpuseresponse，有限脈沖響應(yīng)）濾波器232。在本實施方式中，該多路選擇器231的數(shù)量為八個，fir濾波器232的數(shù)量相應(yīng)的也為八個。由于振蕩器30中的電容234的數(shù)量為六十四個，因此將該六十四個電容234分為八組，每一組包括八個電容234，每一個fir濾波器232由八個級聯(lián)的d觸發(fā)器233實現(xiàn)，如圖6所示。在本實施方式中，該多個電容234以溫度碼電容陣列的方式排布，即各個比特位上的電容的容值均相同。在其他實施方式中，該多個電容234還可以采用二進制電容陣列的方式排布，即高位電容的容值與低位電容的容值的比值等于二進制編碼中高位與低位的比值。每一個d觸發(fā)器233與一個電容234連接并控制該電容234的開或關(guān)，因此八個fir濾波器232控制八組電容234。在其他實施方式中，電容234、fir濾波器232以及每個fir濾波器232中d觸發(fā)器233的數(shù)量均可以根據(jù)實際需要進行調(diào)整。請一并參閱圖7和圖8，每個fir濾波器232包含八個d觸發(fā)器233，fir濾波器232的阻帶頻率為其工作頻率除以八。在單比特結(jié)構(gòu)中，一個包含六十四個d觸發(fā)器233的單比特fir濾波器（圖未示）控制所有電容234，單比特fir濾波器的阻帶頻率為其工作頻率除以六十四。圖8中曲線a為本發(fā)明中fir濾波器232的阻帶頻率曲線，曲線b為具有六十四個d觸發(fā)器233的單比特fir濾波器的阻帶頻率曲線。從圖8中的頻譜圖中可以看出，由于本發(fā)明中的fir濾波器232的階數(shù)低，因此能夠獲得較高的阻帶頻率，意味著其3db帶寬也比較大。在高數(shù)據(jù)率調(diào)制中，較高的帶寬保證了調(diào)制信號mod中的高頻分量的無衰減傳輸，因此可以提高輸出信號fout的質(zhì)量。八個并行fir濾波器232對調(diào)制信號mod進行時間交錯處理，降低了開關(guān)噪聲的耦合。同時，把電容234分為八組進行控制，每個fir濾波器232所控制的一組電容234為整個溫度碼電容陣列的八分之一，即，受控于δσ調(diào)制器50單比特輸出的電容容值降低為整個用于調(diào)制的電容陣列的八分之一，從而大大降低了量化噪聲。請參閱圖9，非均衡量化器22用于對調(diào)制信號mod進行非線性處理，該非線性量化器22的非線性量化步長與八組電容234產(chǎn)生的頻率偏移成比例關(guān)系。非均衡量化器22的輸出包括量化結(jié)果信號和量化誤差信號，該量化結(jié)果信號控制多路選擇器231的狀態(tài)，量化誤差信號經(jīng)過δσ調(diào)制器50處理后分為八路分別輸入每個多路選擇器231，多路選擇器231根據(jù)量化結(jié)果信號對包括量化誤差信號在內(nèi)的八個輸入信號進行多路選擇，并輸出相應(yīng)的選擇結(jié)果。請參閱圖10，延遲失配校準電路11包括八分頻器110、相位順序校準電路111及相位旋轉(zhuǎn)器112。八分頻器110對振蕩器30輸出的差分信號進行八分頻，獲得十六路低頻率時鐘信號，相鄰兩路時鐘相位差為振蕩器30的半周期。然后采用相位旋轉(zhuǎn)器112獲取兩路時鐘信號：clk1和clk2，其中，clk1輸出至鎖相環(huán)環(huán)路，clk2用于控制低通支路10調(diào)制信號的注入時刻。相位旋轉(zhuǎn)器112包括兩個多路選擇器1120、加法器114/118、δσ調(diào)制器115/116及d觸發(fā)器117。如果兩個多路選擇器1120的控制字之差保持恒定，那么clk1和clk2將會保持恒定的相位差，并具有相同的頻率。但是在該結(jié)構(gòu)中，多路選擇器1120的控制字不一定是恒定不變的。在分數(shù)型鎖相環(huán)中，多路選擇器1120的控制字的變化能夠起到頻率變換的作用，使兩個多路選擇器1120的控制字同時變換，但是保持恒定的差值，以保證clk1和clk2具有恒定的相位差，但clk1和clk2的頻率和輸入信號的頻率不同。dly_fine為手動控制輸入的信號，用于調(diào)節(jié)clk1和clk2的相位差，即相對延時。clk1經(jīng)過一個固定分頻比的分頻器113，分頻器113的輸出與參考時鐘fref進行相位比較，然后控制電荷泵80和環(huán)路濾波器90，從而使環(huán)路達到鎖定。clk2觸發(fā)一個時序加法器114，這個時序加法器114的輸入是分數(shù)型鎖相環(huán)的分數(shù)值fracn和調(diào)制信號mod積分值累加的結(jié)果。由于分數(shù)型分頻器的載波頻率在一段時間內(nèi)保持恒定，因此，分數(shù)值fracn注入的δσ調(diào)制器116的觸發(fā)時鐘可以采用低頻信號。如圖10所示輸入為fracn的δσ調(diào)制器116，該δσ調(diào)制器116觸發(fā)時鐘為分頻器113的輸出信號。對于調(diào)制信號mod，由于數(shù)據(jù)率較高，調(diào)制信號mod變化較快，因此δσ調(diào)制器115的觸發(fā)時鐘采用分頻器113的輸入時鐘信號，如圖10所示輸入為調(diào)制信號mod的δσ調(diào)制器115。圖5中高通支路20的調(diào)制信號mod注入時刻取決于鎖相環(huán)環(huán)路中的時鐘信號，即與clk1保持同步。低通支路10調(diào)制信號mod由clk2控制觸發(fā)時刻，因此與clk2保持同步。通過改變多路選擇器1120的控制字的差值，就可以改變clk1和clk2的相位差，因此就能夠精細調(diào)節(jié)高通支路20和低通支路10的延遲。clk1和clk2的相位差最小補償為振蕩器30的半周期，以3.6ghz的振蕩器為例，延時的精度可以達到138ps。相比于傳統(tǒng)的低數(shù)據(jù)率兩點調(diào)制器中的納秒量級的精度，本發(fā)明中的延遲匹配校準電路的精度得到了大幅度的提高，有利于提高輸出信號fout質(zhì)量。在圖10中，相位順序校準模塊111的輸入信號為十六路低頻時鐘信號，這十六路時鐘是由八分頻器110對振蕩器30的差分輸出信號進行分頻所得。為了保留振蕩器30半周期這個分辨率信息，采用圖11所示的三級二分頻器級聯(lián)的方式實現(xiàn)。第一級和第二級分頻器采用cml（currentmodelogic，電流模邏輯）二分頻器1100，第三級分頻器輸入時鐘頻率較低，可采用數(shù)字二分頻器1101。由于第二級的兩個并行cml二分頻器1100并不能區(qū)分出輸入差分信號的先后關(guān)系。同時，第三級的四個并行的數(shù)字二分頻器1101也不能區(qū)分輸入差分信號的先后關(guān)系，因此該八分頻器110輸出的十六路時鐘信號的相位關(guān)系存在十六種可能。圖12和圖13列出了第二級和第三級相位的各種可能性。為了保證后續(xù)的多路選擇器1120能夠正常工作，需要使用相位順序校準模塊111對八分頻器110的十六路時鐘信號進行順序調(diào)整，該相位順序校準模塊111包括多個d觸發(fā)器1111和多級多路選擇器1112，如圖14所示。將十六路信號編號，op1~op16，分成四組，pg1~pg4。首先第一級校準，pg1的四個相位和pg2的四個相位內(nèi)插組成順序正確的八路時鐘，只存在兩種可能，如圖12虛線框所示?？梢允褂靡粋€d觸發(fā)器1111來檢測一路信號相位順序關(guān)系，然后通過多路選擇器1112進行相位校準，獲得八路時鐘信號，編號為pp1、pp3、至pp15，設(shè)為g1組。同理，pg3和pg4也可以使用一個d觸發(fā)器1111和多路選擇器1112進行相位校準，獲得八路時鐘信號，編號為pp2、pp4、至pp16，設(shè)為g2組。g2組的八路信號需要內(nèi)插入g1組的八路信號，如圖13中的虛線框所示，存在四種可能的順序，需要采用兩個d觸發(fā)器1111進行一路信號相位順序關(guān)系檢測，并通過多路觸發(fā)器1112進行相位順序校準。實際的兩點調(diào)制器200如圖15所示，多路選擇器231的輸出包括三種情況：恒高電平、恒低電平以及δσ調(diào)制器50的單比特輸出，因此八個fir濾波器232也處于3種狀態(tài)。當多路選擇器231的輸出為恒高電平或恒低電平，即fir濾波器232的輸入為恒高電平或恒低電平時，該fir濾波器232控制大部分的電容234的狀態(tài)，輸出粗略的、經(jīng)過量化的頻率偏移。當多路選擇器231的輸出為δσ調(diào)制器50的單比特輸出，即fir濾波器232的輸入為δσ調(diào)制器50的單比特輸出時，該fir濾波器232控制的八個電容234處于不斷跳變的狀態(tài)，而且這八個電容234的控制信號是時間交錯式的，其開啟及關(guān)斷的時長由δσ調(diào)制器50的單比特輸出決定，δσ調(diào)制器50輸出序列的平均值與量化誤差呈線性關(guān)系，因此可以利用這八個電容234的不停跳變獲取較為精細的頻率偏移。由于調(diào)制信號mod的幅度是不停變化的，在不同時刻，這八組電容234所處的狀態(tài)也不一樣。當調(diào)制信號mod幅度較低時，八組電容234可能只有一兩組處于全開狀態(tài)，一組受控于δσ調(diào)制器50的單比特輸出，其他組電容234均為關(guān)閉狀態(tài)，以此獲取較小的頻率偏移。當調(diào)制信號mod幅度較高時，八組電容234可能只有一兩組處于全關(guān)狀態(tài)，一組受控于δσ調(diào)制器50的單比特輸出，其他組電容234均為開啟狀態(tài)，以此獲取較大的頻率偏移。利用較高的采樣率，在調(diào)制信號mod變化的過程中，受控于δσ調(diào)制器50的單比特輸出的八個電容234的狀態(tài)切換能夠平滑過渡，因此能夠較少地引入量化噪聲。延遲失配校準電路11采用兩個多路選擇器1120，通過手動控制輸入的信號dly_fine控制clk1和clk2的相位差，使高通支路20和低通支路10的延遲匹配。請參閱圖16，左圖是單比特fir濾波器結(jié)構(gòu)的數(shù)字解調(diào)頻譜及evm（errorvectormagnitude，誤差向量幅度），右圖是本發(fā)明中多比特fir濾波器232結(jié)構(gòu)的數(shù)字解調(diào)頻譜及evm。采用gfsk（gaussfrequencyshiftkeying，高斯頻移鍵控）的調(diào)制方式，數(shù)據(jù)率設(shè)定為10mb/s，其他設(shè)置均保持相同。從頻譜圖上看，高頻量化噪聲明顯得到了改善，這是由于電容234被劃分為多個組進行控制，每組電容234的電容值降低帶來了較低的量化噪聲。從數(shù)字解調(diào)的evm上看，單比特fir濾波器結(jié)構(gòu)的evm是4.56%，而多比特fir濾波器232結(jié)構(gòu)的evm是1.39%。這說明，輸出信號fout的質(zhì)量得到了明顯的提高。這是由于fir濾波器232的階數(shù)較低、帶寬較大，對調(diào)制信號mod的高頻成分沒有明顯的抑制作用。仿真結(jié)果表明，多比特fir濾波器232的結(jié)構(gòu)能夠提供更好的調(diào)制質(zhì)量。請參閱圖17，曲線c為單比特fir濾波器結(jié)構(gòu)的數(shù)字解調(diào)evm曲線圖，曲線d為多比特fir濾波器232結(jié)構(gòu)的數(shù)字解調(diào)evm曲線圖，橫坐標為δσ調(diào)制器50的時鐘頻率。fir濾波器232的帶寬與δσ調(diào)制器50的時鐘頻率成正比關(guān)系，與fir濾波器232的階數(shù)成反比關(guān)系。時鐘頻率越高，fir濾波器232的帶寬越大，對調(diào)制信號mod的高頻成分的抑制作用也會越弱，因此兩條曲線均隨著時鐘頻率的升高而降低，表明提高時鐘頻率可以改善輸出信號fout的質(zhì)量。但是由于單比特結(jié)構(gòu)中fir濾波器的階數(shù)比較高，其帶寬較低，因此單比特結(jié)構(gòu)的輸出信號的質(zhì)量不如多比特結(jié)構(gòu)。在數(shù)字電路中，時鐘頻率的提高，意味著功耗的增加，而且在當前所使用的工藝中，頻率越高，電路越不易控制，因此實際設(shè)計電路的時候，應(yīng)該盡可能降低時鐘頻率。在較低的時鐘頻率下，多比特結(jié)構(gòu)相比單比特結(jié)構(gòu)的優(yōu)勢就非常明顯了。圖18給出了基于延遲失配校準電路11的兩點調(diào)制器200的系統(tǒng)級仿真曲線e，采用gfsk的調(diào)制方式，數(shù)據(jù)率設(shè)定為10mb/s。橫軸為延時控制字，縱軸為數(shù)字解調(diào)evm，從圖中可以看出，延時不同，調(diào)制信號質(zhì)量也不同，通過調(diào)節(jié)延時，evm可以降低至1%以下。本發(fā)明之基于兩點調(diào)制器的振蕩器非線性校準電路，通過非線性校準電路消除了振蕩器中電容的非線性，同時通過延遲失配校準電路對高通支路和低通支路的觸發(fā)時鐘信號進行延遲匹配，不但簡化了電路結(jié)構(gòu)，改善了輸出信號的質(zhì)量，而且能夠支持高數(shù)據(jù)率。本
技術(shù)領(lǐng)域：
的普通技術(shù)人員應(yīng)當認識到，以上的實施方式僅是用來說明本發(fā)明，而并非用作為對本發(fā)明的限定，只要在本發(fā)明的實質(zhì)精神范圍之內(nèi)，對以上實施方式所作的適當改變和變化都落在本發(fā)明要求保護的范圍之內(nèi)。當前第1頁12