本發(fā)明涉及電信和數(shù)據(jù)存儲領(lǐng)域中的糾錯碼的解碼。更具體地，本發(fā)明涉及一種用于非二進(jìn)制低密度奇偶校驗(yàn)(LDPC)碼的解碼方法和對應(yīng)的解碼器。

背景技術(shù)：

使用中等硅面積的用于GF(q)中的非二進(jìn)制低密度奇偶校驗(yàn)(NB-LDPC)碼的高吞吐量解碼器的設(shè)計是具有挑戰(zhàn)性的問題，其既需要低復(fù)雜度算法又需要高效的體系結(jié)構(gòu)。

從q元和積(QSPA)[1]、[2]、[3]、[4](例如擴(kuò)展的最小和(EMS)[5]以及最小最大(Min-Max)[7])導(dǎo)出的算法涉及在它們實(shí)施了奇偶校驗(yàn)節(jié)點(diǎn)更新等式的校驗(yàn)節(jié)點(diǎn)單元(CNU)中的高復(fù)雜度。特別地，由于大的固有延遲，所以EMS或Min-Max的不同版本的CNU需要很多比較，這降低了最大可達(dá)到的吞吐量。這種高延遲是瓶頸，尤其針對高速NB-LDPC碼(R＞0.8)的解碼，其中奇偶校驗(yàn)節(jié)點(diǎn)度d_c采用大的值。使用足夠的硬件并行性，CNU[8]、[10]的類似向前向后實(shí)施的技術(shù)或氣泡檢查算法[9]可以減少dc個時鐘周期的最小值的延遲，但這仍不足以達(dá)到非常高的吞吐量。因此，基于EMS或Min-Max算法[13]、[14]、[15]的體系結(jié)構(gòu)可以實(shí)現(xiàn)的編碼增益接近于QSPA，但是以低解碼吞吐量為代價。

除了類似EMS或Min-Max的算法，其他解決方案已在文獻(xiàn)中被提出，相比QSPA而言具有以較大的性能損失為代價而大大降低解碼復(fù)雜度的目的?？梢詫?shí)現(xiàn)高吞吐量并且同時使用小的芯片面積的體系結(jié)構(gòu)在奇偶校驗(yàn)節(jié)點(diǎn)更新期間僅計算非常小的一組奇偶校驗(yàn)等式。多數(shù)邏輯可解碼(MD)算法[11]和廣義位翻轉(zhuǎn)解碼算法(GBFDA)[12]已經(jīng)遵循了這種方法。相比QSPA而言這些簡單算法以及相關(guān)聯(lián)的體系結(jié)構(gòu)[21]、[17]、[18]遭受了不可忽略的性能損失，取決于算法和LDPC碼在0.7dB至幾dB之間。這種性能損失是由于在GBFDA和MD的CNU中使用的軟信息的缺乏而造成，并且無法使用大量的解碼迭代[18]來恢復(fù)。此外，GBFDA和MD傾向于針對具有中等變量節(jié)點(diǎn)度(在GBFDA的情況中d_v>3)的碼更有效，并且針對超稀疏d_v＝2的NB-LDPC碼沒有很好地執(zhí)行，其已被識別為重要的一類非二進(jìn)制碼[6]。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明允許提高非二進(jìn)制低密度奇偶校驗(yàn)(NB-LDPC)的解碼的性能。

為此，本發(fā)明涉及一種用于解碼在大小q的有限域中定義的非二進(jìn)制低密度奇偶校驗(yàn)碼的方法，所述碼可以被顯示在二分圖中，包括至少一個變量節(jié)點(diǎn)V_n,n＝0,…,N–1以及至少一個校驗(yàn)節(jié)點(diǎn)C_m,m＝0,…,M–1，所述方法包括：針對I_t次解碼迭代的每次迭代j，以下步驟，包括：

連接至校驗(yàn)節(jié)點(diǎn)C_m的每個變量節(jié)點(diǎn)V_n被配置為用于確定最可靠符號以及為至少第p個最可靠符號的至少一個符號，其中p≥2以獲得dc個最可靠符號的向量；

每個校驗(yàn)節(jié)點(diǎn)C_m被配置為用于：

基于由在所述二分圖中連接至其的所述變量節(jié)點(diǎn)傳遞的d_c個最可靠符號的向量而確定要被投票的第一符號

基于被定義為具有一個限制的d_c個符號的組合的L+1個測試向量的列表而確定要被投票的i＝1,…,L第二符號的列表，根據(jù)所述限制這些d_c個符號的至多η個是具有p≥2的第p個最可靠符號并且這些d_c個符號的至少d_c–η個是最可靠符號

根據(jù)本發(fā)明的方法可以具有以下特征之一：

每個變量節(jié)點(diǎn)被配置為用于確定最可靠符號和第二最可靠符號及其對應(yīng)的外在可靠性以使得在校驗(yàn)節(jié)點(diǎn)處L+1個測試向量的列表在和之間的差值是最小的至多η≤L個位置中通過由第二最可靠符號替代符號而建立。

針對η≤L，其包括以下步驟，所述步驟包括排序器單元被配置為將外在可靠性的差值從最高值到最低值進(jìn)行排序以獲得L個排序索引n的序列所述序列包括η個位置，其中在所述L+1個測試向量中由替代。

每個變量節(jié)點(diǎn)還被配置為用于使用相應(yīng)的幅度投票v₀、v₂對的投票和的投票進(jìn)行計數(shù)來計算來自校驗(yàn)節(jié)點(diǎn)的內(nèi)在信息

其包括在I_t次解碼迭代之前初始化步驟包括以下子步驟：

確定在N個非二進(jìn)制噪聲符號的序列中的第n符號的LLR向量L_n＝(L_n[0],L_n[1],…,L_n[q-1])；

將APP向量的向量初始化為所述LLR向量L_n并且將矩陣初始化為全零矩陣，所述矩陣為來自校驗(yàn)節(jié)點(diǎn)m的內(nèi)在信息。

視為輸入所述LLR向量和向量的每個變量節(jié)點(diǎn)通過函數(shù)F₁來結(jié)合先前向量投票符號和以及投票幅度v₀、v₁以獲得定義為內(nèi)在信息的向量。

所述函數(shù)F₁是由投票符號和指示出的索引處的所述先前向量的值與所述投票幅度v₀、v₁的簡單求和。

所述LLR向量和向量通過函數(shù)F₂來結(jié)合(A5.1，A5.2)先前的向量所述投票符號和以及所述投票幅度v₀、v₁以獲得向量

所述函數(shù)F₂是由所述投票符號和指示出的索引處的先前的向量的值與所述投票幅度v₀、v₁的簡單求和。

本發(fā)明還涉及一種解碼裝置，包括至少一個變量節(jié)點(diǎn)V_n以及至少一個校驗(yàn)節(jié)點(diǎn)C_m，根據(jù)本發(fā)明，所述解碼器被配置為實(shí)施用于解碼在大小q的有限域中定義的非二進(jìn)制低密度奇偶校驗(yàn)碼的方法。

本發(fā)明的解碼裝置可以具有以下特征之一：

其被配置為用于借由L個處理單元來實(shí)施校驗(yàn)節(jié)點(diǎn)操作，所述L個處理單元被動態(tài)地配置來計算其中i＝1,…,L，所述L個處理單元的每一個處理單元共享對應(yīng)于符號并且對應(yīng)于所述碼的系數(shù)的3xd_c個輸入，所述每個處理單元的輸入借由2xd_c個GF乘法器和2xd_c個GF加法器而結(jié)合，所述處理單元包括必要于計算L個不同校驗(yàn)子作為中間步驟的所有邏輯以及取決于所述處理單元的速度的從0變化至log2(d_c)+2的管道階段的變量數(shù)。

其被配置為用于實(shí)施本發(fā)明的方法，并且包括：i)一堆存儲器，其存儲了具有i＝0,…,L個符號，ii)q個處理器，其具有將所述符號(其中i＝0,…,L)與Galois域的q個元素進(jìn)行比較并且確定對應(yīng)于那個符號的投票的幅度所需的邏輯；以及iii)實(shí)施了函數(shù)F₁和F₂的q個單元格，其中一堆存儲器被實(shí)施為L個RAM存儲器或一堆L個寄存器，處理器被實(shí)施為log2(q)位的L-XNOR門以及1位的L-OR門以將輸入符號(符號具有i＝0,…,L)與q個Galois域元素進(jìn)行比較并且確定所述投票的幅度，所述單元格包括必要于實(shí)施F₁和F₂以及用于和的存儲資源的邏輯。

其包括排序器單元，其被配置為用于根據(jù)本發(fā)明的方法來獲得L個排序索引n的序列所述排序器單元包括基數(shù)L的至少一個子處理器，其中每個子處理器包括：i)比較器的一個階段，其被配置為用于執(zhí)行所述輸入的所有可能的組合；ii)多個加法器和多個NOT門，其被配置為計算與相同輸入相關(guān)聯(lián)的不同比較器的輸出信號的總和，所述加法器被配置為用于檢查針對所述輸入的每一個輸入的大于或小于的條件被滿足了多少次；iv)多個邏輯門，其被配置為用于實(shí)施L個不同掩飾，其允許根據(jù)由所述加法器的輸出提供的信息對所述輸入進(jìn)行排序，邏輯門為XNOR門、OR門和AND門。

本發(fā)明通過如在EMS和Min-Max中完成的利用GBFDA操作的低復(fù)雜度并且在CNU中引入了軟信息來允許實(shí)現(xiàn)高吞吐量和編碼增益這二者盡可能地接近QSPA以提高編碼增益。

ES-GBFDA CNU的核心思想是使用對從最可靠的Galois域值獲得的符號的硬判決來計算校驗(yàn)子，并且聲明滿足了奇偶校驗(yàn)的硬判決符號的投票。該投票然后被傳播到符號節(jié)點(diǎn)并且在存儲器中沿著解碼迭代被累積。

與ES-GBFDA相反，本發(fā)明不僅考慮了校驗(yàn)子計算中的最可靠的符號，還考慮了至少第二最可靠的符號(在每個傳入消息中)。通過這樣做，擴(kuò)展的信息集可用于奇偶校驗(yàn)節(jié)點(diǎn)更新，并且這允許引入由CNU執(zhí)行的弱和強(qiáng)投票的概念，并且被傳播到符號節(jié)點(diǎn)存儲器。通過這個特征，每個變量節(jié)點(diǎn)可以接收兩種投票，其幅度可以被調(diào)整為產(chǎn)生所述投票的校驗(yàn)子的可靠性。

出于這個理由，本發(fā)明的解碼方法可以被稱為多投票符號翻轉(zhuǎn)解碼器(MV-SF)。

在MV-SF CNU處，我們稱測試向量為從每個傳入消息的最可靠符號和第二最可靠符號獲取的符號集合。

本發(fā)明引入了一些額外的軟信息并且擴(kuò)大了考慮過的測試向量的列表，因此，提高了解碼性能。同時，每個額外的測試向量的CNU的復(fù)雜度與GBFDA相同，其給了本發(fā)明的方法控制性能/復(fù)雜度權(quán)衡的好的特性：考慮更多的測試向量，則性能更好，并且考慮較少的測試向量，則吞吐量更好。

作為示例，在GF(32)上的(N＝837，K＝723)NB-LDPC碼上與ES-GBFDA相比具有四倍更多測試向量的解碼器示出了與GBFDA相比的0.44dB的編碼增益，并且與Min-Max相比僅僅具有0.21dB的性能損失。此外，相關(guān)聯(lián)的體系結(jié)構(gòu)可以以小于兩倍的面積增加而達(dá)到近似于ES-GBFDA[18]的吞吐量，而不是如從直接體系結(jié)構(gòu)映射所預(yù)期那樣的四倍的面積增加。

本發(fā)明通過創(chuàng)建增加了在校驗(yàn)節(jié)點(diǎn)更新中的軟信息量的測試向量的列表而提高了ES-GBFDA的編碼增益。變量節(jié)點(diǎn)還被修改以在涉及計算中的投票中引入不同的幅度，其中目的在于區(qū)分投票是由最可靠的信息產(chǎn)生還是由最可靠符號和第二最可靠符號這二者產(chǎn)生。使用本發(fā)明，減少了ES-GBFDA與Min-Max或EMS之間的性能的差距。

源于本發(fā)明的方法，提出了一種解碼器的高吞吐量體系結(jié)構(gòu)。所需的面積比ES-GBFDA的面積少L/2倍，其中L為測試向量的列表大小。這一事實(shí)表明了體系結(jié)構(gòu)的優(yōu)化，其沒有增加其面積L倍，這是由于那將是直接映射解決方案的情況。相比最好的Min-Sum與Min-Max體系結(jié)構(gòu)而言，即使高估面積，本發(fā)明也達(dá)到至少27％的更多效率(吞吐量/面積)，僅具有0.21dB性能損失的成本。基于GBFDA的本發(fā)明可以達(dá)到近似EMS和Min-Max的性能，但具有更高吞吐量的優(yōu)勢。

附圖說明

本發(fā)明的其他特征和優(yōu)點(diǎn)將參考附圖出現(xiàn)在下面的描述中，其中：

圖1a示出了本發(fā)明的方法的二分圖；

圖1b示出了本發(fā)明的方法的單個變量節(jié)點(diǎn)；

圖1c和圖1d示出了本發(fā)明的單個校驗(yàn)節(jié)點(diǎn)；

圖2示出了在本發(fā)明的方法中生成L個排序索引的結(jié)構(gòu)；

圖3示出了根據(jù)本發(fā)明的從校驗(yàn)節(jié)點(diǎn)接收信息的變量節(jié)點(diǎn)；

圖4示出了本發(fā)明的解碼器的體系結(jié)構(gòu)；

圖5a和圖5b示出了本發(fā)明的解碼器的校驗(yàn)節(jié)點(diǎn)單元的體系結(jié)構(gòu)；

圖6示出了本發(fā)明的解碼器的變量節(jié)點(diǎn)單元的體系結(jié)構(gòu)；

圖7示出了本發(fā)明的解碼器的變量節(jié)點(diǎn)單元的CELL；

圖8示出了針對27個元素列表中的4-最小值查找器的本發(fā)明的排序器單元的總體體系結(jié)構(gòu)；

圖9a和9b示出了圖8的排序器單元的針對第一階段(l＝0)的體系結(jié)構(gòu)；

圖10示出了針對不同于圖8的排序器單元的第一階段的階段(l>0)的體系結(jié)構(gòu)；

圖11示出了基于消息傳遞體系結(jié)構(gòu)的針對本發(fā)明的解碼器的面積復(fù)雜度的理論估計；

圖12示出了針對dc列表中的R最小值查找器的面積復(fù)雜度的理論估計。

具體實(shí)施方式

一種用于解碼在大小q的有限域中定義的非二進(jìn)制低密度奇偶校驗(yàn)(NB-LDPC)碼的方法是基于包括至少一個變量節(jié)點(diǎn)V_n,n＝0,…,N–1以及至少一個校驗(yàn)節(jié)點(diǎn)C_m,m＝0,…,M–1的二分圖。

圖1a示出了具有M個校驗(yàn)節(jié)點(diǎn)C_m,m＝0,…,M–1以及N個變量節(jié)點(diǎn)V_n,n＝0,…,N–1的二分圖。如此圖所示，每個校驗(yàn)節(jié)點(diǎn)C_m被連接到d_c個變量節(jié)點(diǎn)V_n。

NB-LDPC記號

讓我們定義具有碼長N和信息長度K的在GF(q)(q＝2^p)上的(N,K)NB-LDPC碼。其奇偶校驗(yàn)矩陣H_M,N具有N列和M行。H_M,N的非零系數(shù)為h_m,n，其中m為行索引并且n為列索引。校驗(yàn)節(jié)點(diǎn)度被表示為d_c并且變量節(jié)點(diǎn)度被表示為d_v。定義了連接到第m個校驗(yàn)節(jié)點(diǎn)的變量節(jié)點(diǎn)集合，并且定義了連接到第n個變量節(jié)點(diǎn)的校驗(yàn)節(jié)點(diǎn)集合。在嘈雜的加性高斯白噪聲(AWGN)信道上傳輸之后，接收到的符號序列被定義為Y＝(y₀,y₁,…,y_N–1)。考慮到碼字符號c_n的傳輸，針對每個x∈GF(q)，對數(shù)似然比(LLR)被計算為L_n[x]＝log[P(c_n＝0)|y_n)/P(c_n＝x|y_n)]。第n個符號的LLR向量為L_n＝(L_n[0]，L_n[1]，...，L_n[q-1])?；贚_n中最可靠元素的硬判決被稱為z_n∈GF(q)。

增強(qiáng)型串行GBFDA(ES-GBFDA)

根據(jù)本發(fā)明的用于解碼NB-LDPC碼的方法是ES-GBFDA的改進(jìn)。在解釋本發(fā)明的方法之前我們簡要地描述這個已知的改進(jìn)算法，特別是以上被稱為“算法1”的來自[18]的ES-GBFDA。

在這個算法1中，在迭代過程中可以區(qū)分兩個主要步驟：校驗(yàn)節(jié)點(diǎn)單元(CNU)，步驟A2和A3；以及變量節(jié)點(diǎn)單元(VNU)，步驟A1、A4和A5。

在初始化期間，等于信道LLR，Ln，并且為全零矩陣。在初始化之后，在第j次迭代處，步驟A1將外在信息進(jìn)行排序以查找具有最大可靠性(GFmax)的符號其將被視為新的硬判決。

外在信息被計算為是其中所有投票被累積的向量并且是來自校驗(yàn)節(jié)點(diǎn)C_m的內(nèi)在信息。步驟A2計算校驗(yàn)子s，需要在A3中計算其是要被投票(被選擇)的符號。在步驟A4中，對上的投票進(jìn)行計數(shù)，其中v是投票的幅度。在步驟A5中，累積初始LLR加上連接到變量節(jié)點(diǎn)V_m的所有校驗(yàn)節(jié)點(diǎn)的投票。投票修改和的值，改變了Al中排序過程的結(jié)果，并且因此翻轉(zhuǎn)了中的符號。步驟A6通過查找與的最大值相關(guān)聯(lián)的符號來執(zhí)行試驗(yàn)性的解碼，并且步驟A7基于所有校驗(yàn)子的信息而實(shí)施停止標(biāo)準(zhǔn)。解碼的碼字然后為

稱為多投票符號翻轉(zhuǎn)解碼算法(MV-SF)的本發(fā)明的方法的總體介紹

我們現(xiàn)在通過增加由每個校驗(yàn)節(jié)點(diǎn)計算出的候選者的列表并且因此還增加傳播到變量節(jié)點(diǎn)的投票的數(shù)量來以總體的方式描述基于ES-GBFDA的本發(fā)明的方法。我們僅介紹涉及在第j次解碼迭代處的步驟。

假設(shè)為從最可靠符號獲得的硬判決，并且為在校驗(yàn)節(jié)點(diǎn)Cm的輸入消息內(nèi)的第p個最可靠符號的硬判決。我們只考慮最可靠符號和第二最可靠符號符號(相應(yīng)地)與可靠性(相應(yīng)地)相關(guān)聯(lián)。

我們將校驗(yàn)節(jié)點(diǎn)Cm的測試向量定義為dc個符號的組合，其具有限制：這些dc個符號的至少一個并且至多η個無法基于最可靠信息。為了減少測試向量候選者的數(shù)量，我們只考慮和之間的組合。為了建立校驗(yàn)節(jié)點(diǎn)Cm的測試向量的列表，首先計算與的可靠性之間的差值并且針對以上升的順序?qū)υ摬钪颠M(jìn)行排序。排序的差值的第一個元素是其中的可靠性更接近于的可靠性的符號。為了保持測試向量的數(shù)量低，我們在至多η位置中僅用替代其中與之間的差值更小(排序的列表中的第一η個元素)。參數(shù)η調(diào)整算法的性能/復(fù)雜度權(quán)衡，這是由于其直接涉及到使用要由每個校驗(yàn)節(jié)點(diǎn)處理的測試向量的數(shù)量。η被選為η<<dc以保持復(fù)雜度低。具有η位置的集合被表示為

讓我們定義為校驗(yàn)節(jié)點(diǎn)m的列表2^η-1個可能的測試向量的第i個測試向量，不同于僅基于符號的那一個。每個都是使用替代而建立。

在等式(1)中指示出測試向量的定義，其中是在集合中的第t個元素，i_t是i的二進(jìn)制表示的位t并且是補(bǔ)償值。操作符和分別為’AND’和’OR’操作符。

以同樣的方式，我們可以借由等式(2)定義每個的可靠性。

本發(fā)明的方法的優(yōu)選實(shí)施例的描述

我們現(xiàn)在考慮其中每個校驗(yàn)節(jié)點(diǎn)由L＝η個測試向量組成的情況。每個測試向量具有d_c–1個符號，以及一個符號。在測試向量i、中的符號的位置由N′_i給出如下：

測試向量的可靠性等式由下面給出：

可以從等式(4)推導(dǎo)出，在N′_i中由改變沒有在校驗(yàn)節(jié)點(diǎn)的總體可靠性中引入強(qiáng)變化，在和中變化的元素僅僅是其被選擇是因?yàn)椴钪凳铅莻€最小的之一(所以和這二者在選出的位置N′_i中具有近似的可靠性)。

換句話說，由于具有高可靠性，近似于處理其候選者增加了在解碼器中的有用軟信息的量，并且因此提高了性能。

為了保持復(fù)雜度低并且避免針對每個測試向量計算并存儲(4)，函數(shù)務(wù)必要非常簡單。

在本發(fā)明的優(yōu)選實(shí)施例中，僅考慮投票的兩個幅度：針對從最可靠的測試向量得出的符號候選者的v₀，以及針對其他測試向量的v₁，v₀>v₁。然而，針對幅度v₀和v₁的這個后面的條件是必要的但不足以獲得最佳的效率和性能。如已經(jīng)提到的，使用η，幅度之間的距離是要被優(yōu)化的最重要的參數(shù)。如果v₀和v₁太接近，則投票的幅度將被容易地混合并且符號的翻轉(zhuǎn)將在幾乎沒有任何標(biāo)準(zhǔn)的情況下完成，這是因?yàn)榫哂蟹浅２煌目煽啃灾档暮蜻x者將具有幾乎相同的投票幅度。如果v₀和v₁之間的差值太大，則較小可靠的測試向量的投票將不被考慮并且該效果將近似于不具有候選者的擴(kuò)展列表。另一方面，值v₀和v₁也務(wù)必要根據(jù)信道信息被依比例決定。不同于例如EMS或Min-max的其他算法其中所有信息與傳入的LLR密切相關(guān)，基于投票過程的算法混合了兩個不同域，一個具有信道信息并且一個基于投票。容易推導(dǎo)出，投票幅度或信道信息需要某種標(biāo)準(zhǔn)化以將它們正確地結(jié)合。因此，我們需要通過函數(shù)來優(yōu)化投票v₀和v₁的幅度以及它們與LLR信息的組合。

在上面被稱為“算法2”的本發(fā)明的優(yōu)選實(shí)施例中，L＝η。可以看出，算法2的一些步驟近似于算法1的一些步驟(即，ES-GBFDA)。

以上本發(fā)明的方法包括I_t次解碼迭代。以下，在每次迭代j處描述本方法。

在I_t次解碼迭代之前初始化步驟(Initialization)包括以下子步驟：

確定N個非二進(jìn)制噪聲符號的序列中的第n符號的LLR向量L_n＝(L_n[0],L_n[1],…L_n[q-1])；

將APP向量的向量初始化為LLR向量L_n并且將矩陣初始化為全零矩陣，所述矩陣為來自校驗(yàn)節(jié)點(diǎn)m的內(nèi)在信息。

在步驟A1.1和步驟A1.2中連接至校驗(yàn)節(jié)點(diǎn)C_m的每個變量節(jié)點(diǎn)V_n被配置為用于確定最可靠符號以及為至少第p個最可靠符號的至少一個符號，其中p≥2以獲得dc個最可靠符號的向量。圖1b示出了這些步驟A1.1和A1.2的原理。

特別地，步驟A1.1和步驟A1.2搜索最可靠符號(max₁)的外在信息，及其相關(guān)聯(lián)的硬判決符號和

此外，每個變量節(jié)點(diǎn)n＝0,...,d_c–1被配置為用于確定最可靠符號和第二最可靠符號及其對應(yīng)的外在可靠性以使得在校驗(yàn)節(jié)點(diǎn)m處L+1個測試向量的列表通過在其中與之間的差值是最小的至多η≤L位置中由第二最可靠符號替代符號而建立，其中

基于dc個最可靠符號，每個校驗(yàn)節(jié)點(diǎn)C_m被配置為用于：

在步驟A3.1中，基于由在所述二分圖中連接至其的所述變量節(jié)點(diǎn)傳遞的所述d_c個最可靠符號的向量而確定要被投票(被選擇)的第一符號

在步驟A3.2中，基于被定義為具有限制的d_c個符號的組合的L+1個測試向量的列表而確定要被投票(被選擇)的i＝1,…,L第二符號的列表，根據(jù)所述限制這些d_c個符號的至多η個是具有的第p個最可靠符號(其中p≥2)并且這些d_c個符號的至少d_c–η個是最可靠符號

圖1c和圖1d示出了步驟A3.1和步驟A3.2的原理。在這些圖上，校驗(yàn)節(jié)點(diǎn)被連接到三個變量節(jié)點(diǎn)x；y,z。校驗(yàn)節(jié)點(diǎn)接收來自dc個不同變量節(jié)點(diǎn)的p個元素的dc個向量并且計算p個符號的dc個向量。由校驗(yàn)節(jié)點(diǎn)計算出的信息被發(fā)送到dc個不同變量節(jié)點(diǎn)。

可以看出，相比算法1而言，每個校驗(yàn)節(jié)點(diǎn)比算法1的校驗(yàn)節(jié)點(diǎn)執(zhí)行更多操作。進(jìn)一步地，步驟A3.1與算法1中的A3相同。

此外，每個變量節(jié)點(diǎn)被配置為用于在步驟A1.1和步驟A1.2中確定最可靠符號和第二最可靠符號及其對應(yīng)的外在可靠性以使得在校驗(yàn)節(jié)點(diǎn)處在步驟A2.1和步驟A2.2中L+1個測試向量的列表通過其中和之間的差值是最小的至多η≤L個位置中用第二最可靠符號替代符號而建立，其中

本發(fā)明的方法還包括步驟：所述步驟包括排序器單元被配置為在步驟A1.3中將外在可靠性的差值從最高值到最低值進(jìn)行排序以獲得L個排序索引n的序列所述序列包括η個位置，其中在L+1個測試向量中由替代

特別地，步驟A1.3以增加的順序?qū)M(jìn)行排序，其中因此，排序后的第一個值是在和符號的可靠性之間具有最小差值的那一個。最后，步驟A1.3存儲在中的排序的n個索引。

圖2示出了用于生成L個排序索引的步驟A1.3原理。在這個圖上，校驗(yàn)節(jié)點(diǎn)連接到三個變量節(jié)點(diǎn)x、y和z。

此外，每個變量節(jié)點(diǎn)還被配置為用于在步驟A4.1和步驟A4.2中使用相應(yīng)的幅度投票v₀、v₁對的投票和的投票進(jìn)行計數(shù)來計算來自校驗(yàn)節(jié)點(diǎn)的內(nèi)在信息

圖3示出了步驟A4.1和步驟A4.2的原理，在其上變量節(jié)點(diǎn)根據(jù)從校驗(yàn)節(jié)點(diǎn)C_m接收到的信息對W_nm中的投票進(jìn)行計數(shù)。在這個示例中，針對符號的計數(shù)相應(yīng)地增加v₀和v₁。

此外，視為輸入LLR向量和向量的每個變量節(jié)點(diǎn)通過函數(shù)F₁來結(jié)合(A4.1，A4.2)先前向量投票符號和以及投票幅度v₀、v₁以獲得被定義為內(nèi)在信息的向量。

函數(shù)F₁可以是由投票符號和指示出的索引處的先前向量的值與投票幅度v₀、v₁的簡單求和。

此外，視為輸入LLR向量和向量的每個變量節(jié)點(diǎn)在步驟A5.1、步驟A5.2中通過函數(shù)F₂來結(jié)合先前向量投票符號和以及投票幅度v₀、v₁以獲得向量

函數(shù)F₂可以是由投票符號和指示出的索引處的先前向量的值與投票幅度v₀、v₁的簡單求和。

來自算法2的步驟A2.1、A3.1、A4.1和A5.1與算法1中的A2、A3、A4和A5是相同的。這些步驟基于最可靠符號而執(zhí)行。步驟A2.2、A3.2、A4.2和A5.2使用來自考慮過的和符號的集合的L個測試向量來執(zhí)行。步驟A2.2針對由一個符號和d_c–1個符號形成的L+1個測試向量(s′_i)執(zhí)行校驗(yàn)子計算。步驟A3.2根據(jù)L+1個測試向量中的每一個測試向量來計算投票過程的候選者步驟和A4.2和A5.2近似于算法的步驟A4和步驟A5。主要的區(qū)別是，在第一個中的投票候選者不是而是可以注意到，針對投票v₀、v₁存在兩個幅度。如之前可以被解釋的，必須滿足限制v₀＞v₁，這是因?yàn)槭褂梅柖嬎悖运仁褂梅柡头栠@二者計算的更可靠。

用于實(shí)施本發(fā)明的方法的解碼器的體系結(jié)構(gòu)

現(xiàn)在描述與圖4有關(guān)的用于實(shí)施本發(fā)明的方法的解碼器。

在這個圖上，描述了完整體系結(jié)構(gòu)的示意圖?？梢詤^(qū)分出三個主要部分：i)VNU單位、ii)CNU單元和iii)排序器單元。解碼器具有dc個VNU單元。每個VNU單元通過使用和傳入符號(具有i從0至L)來計算和符號，其是CNU單元的輸入。此外，VNU單元計算和并且執(zhí)行減法其被用作排序器單元的輸入。因此，VNU單元實(shí)施來自算法2的步驟A1.1、A1.2、A4.1、A4.2、A5.1和A5.2。排序器單元接收dc個值并且尋找L個最小值(被添加到擴(kuò)展列表的元素是在和的可靠性之間具有較小差值的那些)。排序器輸出是在dc個輸入內(nèi)具有最小的值的L個元素的索引。體系結(jié)構(gòu)的這部分實(shí)施了步驟A1.3并且由于其復(fù)雜性和相對新穎性，所以其在本部分的最后進(jìn)行解釋，與其他分開。最后，發(fā)現(xiàn)了兩種不同的CNU單元：一些僅計算符號(CNU單元HD)并且一些計算具有和這二者的測試向量(CNU單元測試向量(TV))。解碼器僅具有一個CNU單元HD和L個CNU單元TV。用于計算h_mn系數(shù)的硬件資源在HD和TV單元這二者之間共享。CNU單元HD實(shí)施步驟A2.1和A3.1步驟，而L個CNU單元TV實(shí)施來自算法2的步驟A2.2和步驟A.3。

CNU單元

圖5a和圖5b示出了CNU單元的實(shí)施例。被包括在這些單元中的所有算術(shù)資源被定義在GF(q)上。圖6a包括CNU單元HD，其與針對ES-GBFDA體系結(jié)構(gòu)在[18]中應(yīng)用的那一個相同。coeff H_mn和coeff H′_mn塊在每個時鐘周期中生成由步驟A2.1、A2.2、A3.1和A3.2所需的系數(shù)h_mn和h′_mn。這些塊由兩個ROM和一個計數(shù)器來實(shí)施，為了簡單起見其不被包括在圖中。h_mn系數(shù)乘以輸入。乘法器的輸出使用樹型結(jié)構(gòu)來增加，生成硬判決校驗(yàn)子s(步驟A2.1)。如步驟A3.1指示出的，該校驗(yàn)子s乘以系數(shù)并且結(jié)果被增加到符號以計算R_n。

圖6b表示針對測試向量i的CNU單元。此塊執(zhí)行與圖6a中的那一個相同的算術(shù)運(yùn)算，主要的區(qū)別是，不是所有符號輸入都是最可靠的那些為了知道其中哪個dc個可能的位置務(wù)必要由來改變，必須完成與來自排序器單元的傳入n′(i)索引進(jìn)行的比較。該比較借由XOR門來完成。如果一個位置的索引等于n′(i)，則XOR門的輸出是零并且是使用多路復(fù)用器；在其他情況中，被選擇。注意到作為在圖6b中的一個的L個CNU單元對實(shí)施步驟A2.2和步驟A3.2(來計算s′_i和R′_n-i)是必需的。此外，重要的是注意到針對生成h_mn和系數(shù)的硬件資源在所有CNU單元之間共享。換句話說，在整個解碼器中僅需要dc個coeff H_mn塊和dc個coeff塊，并且如圖5所示其輸出被連接到所有CNU單元。

VNU單元

圖6示出了VNU單元的實(shí)施例。VNU單元包括四個不同部分：i)乒乓存儲器，ii)用于選擇活動單元格(cell)的邏輯，iii)VNU單元格，以及iv)第一和第二最大查找器邏輯。

每個VNU單元具有存儲了和R′_n-i符號的2×(L+1)個RAM。單個RAM存儲了對應(yīng)于一個子矩陣的信息的(q-1)個(或R′_n-i)符號。和R′_n-i符號使用p位來表示，因?yàn)檫B接到相同輸入的q＝2^p.個存儲器以乒乓的方式工作，所以在q-1個時鐘周期期間一個RAM進(jìn)行讀并且另一個進(jìn)行寫并且在下一個q-1個周期內(nèi)存儲器以相反的方式工作。這降低了解碼器的空閑周期并且提高了其效率。

用于選擇活動單元格的邏輯生成了指示出VNU單元格是否接收投票的sym_sel x。為了計算單元格x的sym_sel x，所有和R′_n-i符號(由多路復(fù)用器選擇的乒乓RAM的輸出)和與單元格相關(guān)聯(lián)的符號x進(jìn)行比較，其中x∈GF(q)。這些比較使用XNOR門來實(shí)施，因此如果符號(或R′_n-i)之一等于x，則XNOR門之一的輸出將是指示出符號x被投票的那一個。sym_sel x通過將OR操作施加到與符號x相比較的所有XNOR輸出來計算。連接到R′_n-i的XNOR門(A位)的所有輸出也被添加(為了簡化在圖7上被省略)以知道從擴(kuò)展列表接收到的投票(#v)的數(shù)量。此外，連接到最可靠候選者輸入的XNOR門的輸出被用作vote_sel x。為了總結(jié)單元格工作的邏輯如下：i)如果vote_sel x等于一并且sym_sel x也是活動的，則投票由生成，因此幅度v₀在單元格中被選擇；ii)vote_sel x等于零但sym_sel x是活動的，投票由R′_n-i生成，因此與v1(v1x#v)成比例的幅度在單元格中被選擇；iii)否則，沒有投票被執(zhí)行。

每個VNU單元具有計算W_n(O)-W_mn(O)、W_n(α⁰)-W_mn(α⁰)、|W_n(α¹)-W_mn(α¹)...，W_mn(α^q-1)-W_mn(α^q-2)|的q個單元格。

在圖7中，包括了針對VNU單元的一個單元格的體系結(jié)構(gòu)。Ln和Wn的量化的位數(shù)量是Q′_b。針對n的一個值以及連接到這個變量節(jié)點(diǎn)V_n的校驗(yàn)節(jié)點(diǎn)C_m的d_v·值元素α^x的單元格在RAMW_n(α^x)和W_mn(α^x)的每個字中存儲，因此字的長度為Q_b+Q′_b×d_v。存儲器具有q-1個字是因?yàn)榇鎯α酸槍的q-1個不同值的信息。在初始化期間，RAM充滿與d_v×Q′_b個零級聯(lián)的L_n個值。在那之后，RAM存儲針對W_n(α^x)(步驟A5.1和步驟A5.2)和W_mn(α^x)的d_v個不同值的更新的信息(步驟A4.1和步驟A4.2)。W_n(α^x)的更新取決于：i)sym_sel的值，ii)在相同VNU單元的其他單元格中修剪(clipping)的檢測，iii)在自己的單元格中修剪的檢測以及iv)vote_sel的值。如果單元格檢測到投票(sym_sel是活動的)并且沒有檢測到修剪，則在自己的單元格中，W_n(α^x)＝W_n(α^x)+υ_v。如果單元格沒有檢測到投票并且在其他單元格中檢測到修剪，則W_n(α^x)＝W_n(α^x)-υ_y。在其他情況中，W_n(α^x)仍然相同。v_y可以采取兩個值：v₀(步驟A4.1和步驟A5.1)或v₁×#v(步驟A4.2和步驟A5.2)。具有深度L的ROM存儲不同的v₁×#v個可能值，以避開乘數(shù)。ROM沒有被包括在圖8中。另一方面，信號dv_sel從d_v個可能值中選擇對應(yīng)的W_mn(α^x)。W_mn(α^x)是W_n(α^x)-W_mn(α^x)的計算所需要的。此外，如果sym_sel＝1，則W_mn(α^x)增加了v_y以考慮到在當(dāng)前迭代中做出的投票的幅度(步驟A4.1和步驟A4.2)。注意到在圖8中由vote_sel控制的加法器的符號僅是示意圖的方式表示由選擇了v₀或v₁×#v的vote_sel控制的加法器和多路復(fù)用器。W_n(α^x)和d_vW_mn(α^x)這二者更新的值被連接并再次被存儲在RAM中。

如圖7中所示出的，q個單元格的輸出(W_n-W_mn)是最大值查找器單元的輸入。此塊尋找：第一最大值(在步驟A1.1中)，第二最大值(在步驟A1.2中)及其在q個輸入之間的相關(guān)聯(lián)的GF符號(和)。應(yīng)用于此塊的體系結(jié)構(gòu)可以在[20]中找到。最后，減去和輸出以計算最高可靠性值和第二高可靠性值之間的差值。排序器單元(見圖5)生成針對VNU單元的d_c個輸出之間的L個最小值的L個n′(i)索引。這個排序器將在下面進(jìn)行解釋。

整個解碼器的延遲等式與[18]中的那一個是相同的；然而，如果想要達(dá)到相同頻率，則管道階段的數(shù)量必須增加。解碼器的延遲為(q-1+pipeline)×d_v×(#iterations+1)+(q-1+pipeline)個時鐘周期。計算每個子矩陣花費(fèi)(2^q-l)但是管道延遲務(wù)必增加，所以每個子矩陣需要(q-1+pipeline)個時鐘周期。由于存在d_v個子矩陣，所以每次迭代需要(q-1+pipeline)×d_v個時鐘周期。我們務(wù)必將一次額外迭代添加到初始化的迭代的總數(shù)并且需要(q-1+pipeline)個時鐘周期以在迭代過程之后得到解碼的碼字的值。

排序器單元：在dc個元素列表中的L-最小值查找器

提出的上升的排序器單元可以被看作L-最小值查找器。該體系結(jié)構(gòu)是基于來自[20]的那一個，但不是尋找兩個最小值，而是尋找L個最小值。在這項提議和在[20]中的那一個之間的主要區(qū)別是我們沒有應(yīng)用掩飾來計算不同于絕對的那一個的最小值。避免掩飾的事實(shí)以增加一些硬件資源的代價而減少了關(guān)鍵路徑。我們描述排序器單元的體系結(jié)構(gòu)為L＝4和dc＝27，但是它可以容易地被推廣。此外，由于目的僅是示出存在可能的解決方案來以適中面積和連續(xù)處理實(shí)現(xiàn)上升的排序器單元，所以針對每一個階段的基數(shù)的選擇沒有被優(yōu)化(在由具有第一輸入的管道生成的延遲后，每個時鐘周期可以對一組新的元素進(jìn)行排序)。

圖8示出了針對具有L＝4和dc＝27的查找器的根據(jù)本發(fā)明的實(shí)施例的排序器的體系結(jié)構(gòu)。如發(fā)生在針對兩個最小查找器在[20]中的體系結(jié)構(gòu)，我們區(qū)分兩種不同的階段：l＝0和l>0。階段l＝0單元只涉及L個輸入，而l>0計算2×L個輸入。

圖9a和圖9b上示出了針對階段l＝0的一個單元的體系結(jié)構(gòu)。首先，執(zhí)行L傳入值(xn)之間的比較(圖10a)。必須計算的比較的總數(shù)是(L-1)×L，然而，僅僅需要(L-1)×L/2來計算比較，這是因?yàn)槠渌?L-1)×L/2個值可以通過施加補(bǔ)集至減法器的輸出(由NOT門執(zhí)行)來獲得。在比較之后，其中輸入x_n是最小值的情況的數(shù)量被計數(shù)，c_n。為了計算每個c_n，需要log₂(L)個加法器(針對L＝4的情況，兩個兩位的加法器)。計數(shù)c_n的結(jié)果借由XNOR門與所有可能的解法進(jìn)行比較(圖10b)。作為示例，如果c₀是相比于在四個元素的列表中的兩個元素的最小值：則其輸入被連接至零(不是最小值)一(相比一個元素而言是最小值)三(是絕對最小值)的XNOR門的輸出為零；并且其輸入為二(與兩個元素相比的最小值)的XNOR門的輸出等于一。因此，具有輸入c_n的XNOR門的輸出將僅僅設(shè)置一個AND門輸出為x_n。跟隨前面的示例，連接至具有輸出等于一(與二相比較的那一個)的XNOR的AND門將具有如結(jié)果x₀；其余的AND門(與零、一和三相比較而言)將具有零輸出。最后，OR操作被施加到連接至具有相同恒定輸入值的XNOR門的AND門的輸出。在圖10b中，連接至其恒定輸入等于三的XNOR門的AND門的輸出被連接至相同的OR門，其是計算第一最小值的那一個(這是因?yàn)槿绻撝凳桥c在四個元素的列表中的三個元素相比的最小值，則選出的元素將是第一最小值)。其余的最小值可以遵循相同的原因。注意到AND門和OR門被復(fù)制(在圖10b中的x2)，這是因?yàn)槲覀冃枰粌H輸出排序的幅度，而且輸出對應(yīng)的索引。

在圖10上示出了階段l>0的單元的體系結(jié)構(gòu)。在這種情況中，存在2×L個輸入，其可以被視為兩個L個排序的序列。具有兩組已經(jīng)排序的L個元素的事實(shí)減少了所需的比較的次數(shù)(從(2×L)×(2×L-1)至2×L²)，這是因?yàn)樵谙嗤M的元素之間的比較是可以避免的?？傆嬓枰狶²個減法器，這是因?yàn)槿绨l(fā)生在階段l＝0的單元其他L²個值是由減法器計算出的那一個的補(bǔ)集。為了對其中x_n小于x′_n元素(并且反之亦然)的比較的次數(shù)進(jìn)行計數(shù)，需要log₂(L+1)個加法器(針對L＝4的情況，需要兩個二位的加法器和一個三位的加法器)。由于對兩組輸入的每一個組內(nèi)的元素進(jìn)行排序，所以一些先驗(yàn)信息是已知的。例如，為了計算第一最小值，務(wù)必僅僅考慮到每組的第一最小值并且其c_n或c′_n等于L的那一個將為絕對最小值。相反，針對第L最小值應(yīng)該考慮所有傳入的輸入。圖10包括了如何計算針對L＝4的第L最小值。第4最小值輸出可以為：i)具有c₀或c′₀等于4的輸入組(x₀和x′₀)的第4最小值(其是與其他全組相比的最小值)；ii)輸入組(x₁和x′₁)的第3最小值，其是與其他組(c₁＝3或c′₁＝3)的元素中的三個元素相比的最小值；iii)輸入組(x₂和x′₂)的第2最小值，其是與其他組(c₂＝2或c′₂＝2)的元素中的兩個元素相比的最小值；或iv)第1最小值(x₃和x′₃)，其是與其他列表(c₃＝1或c′₃＝1)的第4最小值相比的最小值。針對其余的最小值在第1個和第L個之間的計算和硬件資源可以歸納示例而容易地得出。AND門和OR門被復(fù)制以對幅度和索引這二者進(jìn)行排序。

在本發(fā)明中，圖5的解碼器，需要n′(i)索引的輸出來闡述測試向量。使用提出的體系結(jié)構(gòu)，n′(i)索引的計算并行地完成，避免了將大大增加每解碼器的迭代的時鐘周期數(shù)量的遞歸解決方案。

實(shí)施結(jié)果和比較

下面我們在此給出上述解碼器體系結(jié)構(gòu)的面積和吞吐量的估計結(jié)果。

為了執(zhí)行估計，如[21]中的那些的分析方法被應(yīng)用。為了確保完成與其他工程結(jié)構(gòu)的公平的比較，我們高估了一些硬件資源以提供在面積和關(guān)鍵路徑這二者中的上限。例如，圖7中的第一和第二最大值查找器的面積被視為與針對具有L＝4的L-最小值查找器相同。為了比較提議，在具有q＝32、d_c＝27和d_v＝4的域GF(q)上的具有準(zhǔn)循環(huán)矩陣H_{K＝124,N＝837)}的(837,726)碼被考慮。應(yīng)用于算法2的量子化方案為Q_b＝7并且Q′_b＝5。注意到由于針對這個碼的投票的優(yōu)化的幅度為v₀＝0.5并且v₁＝0.25，所以相比ES-GBFDA而言需要兩個額外的位，其僅使用整數(shù)投票幅度工作并且不能區(qū)分投票中的軟判決(所有投票都具有相同幅度)。

另一方面，該MV-SF體系結(jié)構(gòu)增加了硬件來計算測試向量，相比[18]中的ES-GBFDA而言增加了關(guān)鍵路徑的長度。在針對測試向量的選擇的校驗(yàn)節(jié)點(diǎn)處(圖4b)與排序器單元處(圖9)增加了關(guān)鍵路徑的門的數(shù)量。因此，為了實(shí)現(xiàn)與ES-GBFDA體系結(jié)構(gòu)[18]近似的頻率，有必要加倍管道階段的數(shù)量(管道＝10)。在排序器節(jié)點(diǎn)處的四個額外的管道階段以及在校驗(yàn)節(jié)點(diǎn)處的一個額外管道階段對保持關(guān)鍵路徑等于22個門是必要的。

雖然此關(guān)鍵路徑比[18]中的那一個長兩個門，但是路由的效果比來自邏輯深度的那一個更大，所以我們可以在沒有在估計中引入大的誤差的情況下，假設(shè)頻率～238mhz。針對具有以前的參數(shù)的MV-SF解碼器的硬件資源可以在圖11的表中找到。

在圖12的表中，總結(jié)了包括在本文中的那一個的基于不同算法的NB-LDPC體系結(jié)構(gòu)的結(jié)果。注意到圖13的表中的所有碼具有相同大小，即相同數(shù)量的編碼符號N＝837，以及相同數(shù)量的非二進(jìn)制奇偶校驗(yàn)等式M＝124。用于ES-GBFDA[18]的碼比其他碼具有3個更多的冗余行。重要的是注意到由于在每個參考中執(zhí)行不同的算法，所以不同的編碼增益由每個解碼器獲得。由于這個原因，我們還包括每個解碼器的性能損失，視為參考EMS的性能。在編碼增益中的性能退化在效率參數(shù)中難以考慮到，所以它不被包括。效率參數(shù)被計算為throughput(Mbps)＝area(MXORS)，遵循來自[13]和[14]、[15]的效率的描述。

將ES-GBFDA解碼器與用于實(shí)施本發(fā)明的方法的那一個進(jìn)行比較，我們使用稍低的吞吐量(不是615mbps而是540Mbps)來增加面積1.5M/847k＝1.77倍。

算法2的解碼器比基于[18]中的ES-GBFDA的那一個的效率少726/360＝2倍，但是其達(dá)到不可忽略的0.44dB的編碼增益。算法2的直接映射體系結(jié)構(gòu)需要L+1倍ES-GBFDA的面積(L針對不可靠的測試向量并且一針對最可靠的那一個)，其為4.23MXOR。因此，我們的建議是比具有12％的較少吞吐量的直接映射體系結(jié)構(gòu)面積消耗少4.23M/1.5M＝2.82倍。在效率方面，使用相同的編碼增益，直接映射體系結(jié)構(gòu)(615Mbps＝4.23MXORs＝145)比這項工作的建議超過兩倍的較少效率。

盡作者最好的知識，在[15]中的體系結(jié)構(gòu)是基于Min-Sum算法的最有效的一個。

相比這個體系結(jié)構(gòu)而言，本發(fā)明的解碼器需要1.5M/806K＝1.86倍更多的面積，但是達(dá)到540/149＝3.62倍更高的吞吐量。相比基于簡化的Min-Sum的在[15]中的那一個而言，算法2的解碼器為360＝185＝1.9倍的更高效率，但是應(yīng)該考慮在編碼增益中的0.26dB的差值。關(guān)于Min-Max體系結(jié)構(gòu)，我們與最有效的那一個進(jìn)行比較，[22](其他高效的體系結(jié)構(gòu)被包括在圖14的表中)。在[22]中提出的基于Min-Max的體系結(jié)構(gòu)比在本文中引入的那一個小2.75倍。然而，我們的建議達(dá)到比[22]中的Min-Max解碼器的吞吐量高的540/154＝3.5倍。在效率方面，相比基于最小最大的那一個而言，基于算法2的體系結(jié)構(gòu)示出了27％的效率增益，以0.21dB的性能損失的代價。

為了總結(jié)，相比基于EMS或Min-Max的那一個而言，基于本發(fā)明的方法的體系結(jié)構(gòu)具有1.86和2.75倍的更多的面積，但是達(dá)到3.5倍的更高的吞吐量。相比EMS而言MV-SF引入0.26dB的性能損失，相比Min-Max而言0.21dB。

參考文獻(xiàn)

[1]M.Davey and D.J.MacKay,"Low density parity check codes over GF(q)",IEEE Commun.Letter,vol.2,pp.165-167,Jun.1998.

[2]L.Barnault and D.Declercq,"Fast decoding algorithm for LDPC over GF(2q)",Proc.Info.Theory Workshop,pp.70-73,Paris,France,Mar.2003.

[3]H.Wymeersch,H.Steendam and M.Moeneclaey,"Log-domain decoding of LDPC codes over GF(q),"Proc.IEEE Intl.Conf.on Commun.,pp.772-776,Paris,France,Jun.2004.

[4]C.Spagnol,E.Popovici and W.Marnane,"Hardware implementation of GF(2^m)LDPC decoders",IEEE Trans,on Circuits and Syst.-I,vol.56,no.12,pp.2609-2620,Dec.2009.

[5]D.Declercq and M.Fossorier,"Decoding algorithms for nonbinary LDPC codes over GF(q),"IEEE Trans,on Commun.,vol.55,pp.633-643,Apr 2007.

[6]C.Poulliat,M.Fossorier and D.Declercq,"Design of regular(2,dc)-LDPC codes over GF(q)using their binary images",IEEE Trans.Commun.,vol.56(10),pp.1626-1635,October 2008.

[7]V.Savin,"Min-max decoding for non binary LDPC codes,"Proc.IEEE ISIT,pp.960-964,Toronto,Canada,July 2008.

[8]A.Voicila,D.Declercq,F.Verdier,M.Fossorier and P.Urard,"Low-Complexity Decoding for non-binary LDPC Codes in High Order Fields",IEEE Trans,on Commun.,vol.58(5),pp 1365-1375,May 2010.

[9]E.Boutillon and L.Conde-Canencia,"Bubble check:a simplified algo-rithm for elementary check node processing in extended min-sum non-binary LDPC decoders,"Electronics Letters,vol.46,pp.633-634,April 2010.

[10]X.Zhang and F.Cai,"Partial-parallel decoder architecture for quasi-cyclic non-binary LDPC codes,"Proc.of Acoustics Speech and Signal Processing(ICASSP),pp.1506-1509,Dallas,Texas,USA,March 2010.

[II]D.Zhao,X.Ma,C.Chen,and B.Bai,"A Low Complexity Decoding Algorithm for Majority-Logic Decodable Nonbinary LDPC Codes,"IEEE Commun.Letters,vol.14,no.11,pp.1062-1064,Nov.2010.

[12]C.Chen,B.Bai,X.Wang,and M.Xu,"Nonbinary LDPC Codes Con-structed Based on a Cyclic MDS Code and a Low-Complexity Nonbinary Message-Passing Decoding Algorithm,"IEEE Commun.Letters,vol.14,no.3,pp.239-241,March 2010.

[13]Y.-L.Ueng,C.-Y.Leong,C.-J.Yang,C.-C.Cheng,K.-H.Liao,and S.-W.Chen,"An efficient layered decoding architecture for nonbinary QC-LDPC codes,"IEEE Trans,on Circuits and Systems I:Regular Papers,vol.59,no.2,pp.385-398,Feb.2012.

[14]J.Lin and Z.Yan,"Efficient shuffled decoder architecture for nonbinary quasicyclic LDPC codes,"IEEE Trans,on Very Large Scale Integration(VLSI)Systems,vol.PP,no.99,p.1,2012.

[15]X.Chen and C.-L.Wang,"High-throughput efficient non-binary LDPC decoder based on the Simplified Min-Sum algorithm,"IEEE Trans.On Circuits and Systems I:Regular Papers,vol.59,no.11,pp.2784-2794,Nov.2012.

[16]X.Zhang,F.Cai and S.Lin,"Low-Complexity Reliability-Based Message-Passing Decoder Architectures for Non-Binary LDPC Codes,"IEEE Trans,on Very Large Scale Integration(VLSI)Systems,vol.20,no.11,pp.1938-1950,Sept.2011.

[17]F.Garcia-Herrero,M.J.Canet and J.Vails,"Architecture of generalized bit-flipping decoding for high-rate non-binary LDPC codes,"Springer Circuits,Systems,and Signal Processing,vol.32,no.2,pp.727-741,April 2013.

[18]F.Garcia-Herrero,MJ.Canet,J.Vails,"Decoder for an Enhanced Serial Generalized Bit Flipping Algorithm,"IEEE International Conference on Electronics,Circuits and Systems(ICECS),pp.412^115,Sevilla,Spain,Dec.2012.

[19]B.Zhou,J.Kang,S.Song,S.Lin,K.Abdel-Ghaffar,and M.Xu,"Construction of non-binary quasi-cyclic LDPC codes by arrays and array dispersions,"IEEE Trans,on Commun.,vol.57,no.6,pp.1652-1662,June 2009.

[20]L.Amaru,M.Martina,and G.Masera,"High speed architectures for finding the first two maximum/minimum values,"IEEE Trans,on Very Large Scale Integration(VLSI)Systems,vol.20,no.12,pp.2342-2346,Dec.2012.

[21]X.Zhang and F.Cai,"Reduced-complexity decoder architecture for nonbinary LDPC codes,"IEEE Trans,on Very Large Scale Integration(VLSI)Systems,vol.19,no.7,pp.1229-1238,July 2011.

[22]F.Cai；X.Zhang,"Relaxed Min-Max Decoder Architectures for Nonbinary Low-Density Parity-Check Codes,"IEEE Transactions on Very Large Scale Integration(VLSI)Systems,2013.

[23]F.Garcia-Herrero,D.Declercq,J.Vails,"Non-Binary LDPC Decoder based on Symbol Flipping with Multiple Votes,"submitted to IEEE Commun.Letters,2013.