本申請要求2014年4月11日提交的美國專利申請第14/251,331號的優(yōu)先權(quán)，其被受讓給本申請的受讓人并且其通過引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明涉及鎖相回路(PLL)，并且更加具體地涉及使用單個PLL來生成多個本振(LO)頻率以鎖定多個壓控振蕩器(VCO)。

背景技術(shù)：

在支持載波聚合的收發(fā)器電路中，需要多個接收器和發(fā)射器合成器，每個本振頻率一個合成器。例如，對于三個下行鏈路和兩個上行鏈路載波聚合，需要五個合成器。這一配置需要每個鎖相回路(PLL)的大量的硅面積。

技術(shù)實現(xiàn)要素：

本發(fā)明提供鎖定多個壓控振蕩器(VCO)以生成多個本振(LO)頻率的方法、電路、裝置和計算機程序。

在一個實施例中，公開了一種系統(tǒng)，該系統(tǒng)包括被配置成鎖定多個壓控振蕩器(VCO)以生成多個本振(LO)頻率的鎖相環(huán)(PLL)電路。該系統(tǒng)包括：多個VCO，每個VCO生成特定頻率的輸出信號；多個分頻器，每個分頻器被配置成對對應(yīng)的VCO的輸出信號分頻，多個分頻器生成多個經(jīng)分頻的VCO反饋信號；相位到數(shù)字變換器(PDC)，被配置成從多個分頻器接收多個經(jīng)分頻的VCO反饋信號以及通過預(yù)定數(shù)目倍頻的參考信號，預(yù)定數(shù)目指示多個VCO的數(shù)目，并且生成經(jīng)倍頻的參考信號與多個經(jīng)分頻的VCO反饋信號之間的預(yù)定數(shù)目的相位差；數(shù)字回路濾波器，被配置成接收和處理相位差并且生成濾波器輸出，其中數(shù)字回路濾波器包括等于預(yù)定數(shù)目的多個延遲單元；以及數(shù)模變換器(DAC)，被配置成基于濾波器輸出來輸出用于多個VCO的控制電壓。

在另一實施例中，公開了一種鎖定多個VCO以生成多個LO頻率的方法。該方法包括：從多個VCO接收多個經(jīng)分頻的VCO反饋信號；接收通過多個VCO的預(yù)定數(shù)目倍頻的參考信號；在包括數(shù)字回路濾波器的單個PLL電路中生成并且處理經(jīng)倍頻的參考信號與多個經(jīng)分頻的VCO反饋信號之間的預(yù)定數(shù)目的相位差，以接收和處理相位差并且生成濾波器輸出，其中數(shù)字回路濾波器包括等于預(yù)定數(shù)目的多個延遲單元；以及基于濾波器輸出來生成并且輸出用于多個VCO的控制電壓。

在另一實施例中，公開了一種鎖定多個VCO以生成多個LO頻率的設(shè)備。該設(shè)備包括：用于從多個VCO接收多個經(jīng)分頻的VCO反饋信號的裝置；用于接收通過多個VCO的預(yù)定數(shù)目倍頻的參考信號的裝置；用于在包括數(shù)字回路濾波器的單個PLL電路中生成并且處理經(jīng)倍頻的參考信號與多個經(jīng)分頻的VCO反饋信號之間的預(yù)定數(shù)目的相位差以接收和處理相位差并且生成濾波器輸出的裝置，其中數(shù)字回路濾波器包括等于預(yù)定數(shù)目的多個延遲單元；以及用于基于濾波器輸出來生成并且輸出用于多個VCO的控制電壓的裝置。

在又一實施例中，公開了非暫態(tài)存儲介質(zhì)，其存儲鎖定多個VCO以生成多個LO頻率的計算機程序。計算機程序包括可執(zhí)行指令，可執(zhí)行指令引起計算機：從多個VCO接收多個經(jīng)分頻的VCO反饋信號；接收通過多個VCO的預(yù)定數(shù)目倍頻的參考信號；在包括數(shù)字回路濾波器的單個PLL電路中生成并且處理經(jīng)倍頻的參考信號與多個經(jīng)分頻的VCO反饋信號之間的預(yù)定數(shù)目的相位差，以接收和處理相位差并且生成濾波器輸出，其中數(shù)字回路濾波器包括等于預(yù)定數(shù)目的多個延遲單元；以及基于濾波器輸出來生成并且輸出用于多個VCO的控制電壓。

本發(fā)明的其他的特征和優(yōu)點根據(jù)作為示例說明本發(fā)明的各個方面的本描述應(yīng)當很清楚。

附圖說明

通過研究附圖可以部分地收集本發(fā)明的關(guān)于結(jié)構(gòu)和操作的細節(jié)，在附圖中，相似的附圖標記指代相似的部分，并且在附圖中：

圖1是圖示根據(jù)本發(fā)明的一個示例實施例的具有鎖定四個VCO的一個數(shù)字PLL的系統(tǒng)的功能框圖；

圖2是根據(jù)本發(fā)明的一個實施例的被配置成鎖定兩個VCO單元的數(shù)字回路濾波器的功能框圖；

圖3是根據(jù)本發(fā)明的一個實施例的如圖1所示的系統(tǒng)的時序圖；

圖4是根據(jù)本發(fā)明的一個實施例的用于使用單個PLL鎖定預(yù)定數(shù)目的VCO的過程的功能流程圖；

圖5是根據(jù)本發(fā)明的另一實施例的用于使用單個PLL鎖定預(yù)定數(shù)目(例如K個)VCO的過程的功能流程圖；

圖6A是圖示在沒有初始相位調(diào)節(jié)的情況下來自兩個VCO的經(jīng)分頻的反饋信號的時序的時序圖；

圖6B是圖示在進行初始相位調(diào)節(jié)之后來自兩個VCO的經(jīng)分頻的反饋信號的時序的時序圖；

圖7是根據(jù)本發(fā)明的一個實施例的用于初始相位調(diào)節(jié)的過程的功能流程圖；以及

圖8是圖示對于兩個VCO情況的初始相位調(diào)節(jié)的實現(xiàn)的時序圖。

具體實施方式

如以上描述的，在一些系統(tǒng)中，需要多個接收器和發(fā)射器合成器，但是該配置需要大量硅面積。本文中描述的某些實施例提供使用單個鎖相環(huán)(PLL)有效地生成多個本振頻率以鎖定多個壓控振蕩器(VCO)，其減小了裸片面積和復(fù)雜性。在閱讀本描述之后，將很清楚如何在各種實現(xiàn)和應(yīng)用中實現(xiàn)本發(fā)明。雖然本文中將描述本發(fā)明的各種實現(xiàn)，然而應(yīng)當理解，這些實現(xiàn)被提出僅作為示例，而非限制。這樣，各種實現(xiàn)的這一詳細描述不應(yīng)當被解釋為限制本發(fā)明的范圍或廣度。

在所提出的實施例之一中，使用一個數(shù)字PLL鎖定多個VCO(例如K個VCO)。相位到數(shù)字變換器(PDC)采用K倍的參考頻率(F_ref)信號并且采用來自K個VCO的K個經(jīng)分頻的VCO頻率信號(F_v1,..F_vK)作為輸入。PDC生成在K*F_ref與F_v1,..F_vK之間的相位差的K個交織信號，并且將相位差發(fā)送給數(shù)字回路濾波器，數(shù)字回路濾波器處理相位差，其復(fù)用數(shù)字硬件的大部分，但是以K倍的參考頻率被鐘控。數(shù)字回路濾波器的輸出然后被發(fā)送給數(shù)模變換器(DAC)，DAC使用單個解碼器和K個緩沖器，K個緩沖器的輸出控制K個VCO并且完成回路。

圖1是圖示根據(jù)本發(fā)明的一個示例實施例的具有鎖定四個VCO的一個數(shù)字PLL的系統(tǒng)100的功能框圖。在圖1所示的實施例中，PDC 110接收經(jīng)倍頻的參考信號(4*F_ref)并且從四個VCO(VCO₁,VCO₂,VCO₃,VCO₄)接收四個經(jīng)分頻的VCO反饋信號(F_v1,F_v2,F_v3,F_v4)作為輸入。術(shù)語“經(jīng)分頻的VCO反饋信號”指代通過分頻器170分頻的VCO的輸出信號。參考信號在單元102中乘以4作為4*F_ref。PDC 110生成在4*F_ref與F_v1,F_v2,F_v3,F_v4之間的相位差的四個交織信號。PDC 110然后將相位差發(fā)送給數(shù)字回路濾波器120，數(shù)字回路濾波器120處理相位差，其復(fù)用數(shù)字硬件的大部分。在一個實施例中，數(shù)字回路濾波器120被配置為脈沖響應(yīng)濾波器，脈沖響應(yīng)濾波器的增益是‘a(chǎn)’并且極點在‘b’處，其中，對于每個相位差信號，有一個延遲單元(例如寄存器)插入在濾波器的回路中。因此，對于具有四個VCO的圖1所示的實施例，需要四個延遲單元。圖2中圖示鎖定兩個VCO的數(shù)字回路濾波器的詳細實現(xiàn)。數(shù)字回路濾波器120的輸出然后被發(fā)送給數(shù)模變換器(DAC)解碼器130，DAC解碼器130在一個示例中使用單個解碼器和四個緩沖器。DAC解碼器130的輸出被路由通過串并變換單元140和四個DAC單元150以控制四個VCO單元160。分頻器單元170完成回路。四個分頻器單元170由德爾塔西格瑪調(diào)制器(DSM)180來控制，DSM 180以四個頻率(F_v1,F_v2,F_v3,F_v4)之和被鐘控。

圖2是根據(jù)本發(fā)明的一個實施例的被配置成鎖定兩個VCO單元的數(shù)字回路濾波器200的功能框圖。在一個實施例中，數(shù)字回路濾波器200是數(shù)字回路濾波器120的詳細實現(xiàn)。數(shù)字回路濾波器200的圖示實施例的增益為‘a(chǎn)’并且極點在‘b’處。因此，濾波器200針對每個附加VCO在濾波器120的回路中使用一個額外的延遲單元(例如寄存器)，但是所有的組合邏輯可以共享。數(shù)字回路濾波器200包括求和單元220、濾波器增益單元230和回路元件240、250、260(其可以包括延遲單元250、260)。出于說明目的，圖2的功能框圖還包括并串變換器210和抽取器270。然而，并串變換器210通常被包括在PDC中，而抽取器270可以被包括在串并變換器140中。

圖2所示的實施例示出了用于兩個VCO情況的數(shù)字回路濾波器200。在本實施例中，數(shù)字回路濾波器200接收兩個輸入信號(x₁[n]和x₂[n])。求和單元220、濾波器增益單元230和回路元件240、250、260如下將輸入信號(x₁[n]和x₂[n])處理成輸出信號(y₁[n]和y₂[n])，其中增益為‘a(chǎn)’并且極點在‘b’處：

y₁[n]＝a*x₁[n]+b*y₁[n-1] (1)

y₂[n]＝a*x2[n]+b*y2[n-1] (2)

并串變換器210將x1[n]和x2[n]組合成x[n]，并且抽取器270將輸出信號y[n]抽取成y1[n]和y2[n]，如下：

x[2n]＝x1[n],x[2n+1]＝x2[n] (3)

y[2n]＝y(tǒng)1[n],y[2n+1]＝y(tǒng)2[n] (4)

然后，等式(1)和(2)變?yōu)椋?/p>

y[2n]＝a*x[2n]+b*y[2n-2] (5)

y[2n+1]＝a*x[2n+1]+b*y[2n–1] (6)

等式(5)和(6)等同于

y[n]＝a*x[n]+b*y[n–2] (7)

因此，等式(7)可以通過具有如圖2所示的兩個延遲單元250、260來實現(xiàn)。另外，對于數(shù)字回路濾波器200的不同配置，系數(shù)a和b可編程為不同的值。擴展圖2所示的示例，可以通過使用K個延遲單元來生成用于K個VCO的控制信號。

圖3是根據(jù)本發(fā)明的一個實施例的圖1所示的系統(tǒng)100的時序圖。如以上陳述的，系統(tǒng)100配置有鎖定四個VCO的一個PLL。如圖3中圖示的，參考信號310以參考頻率(F_ref)的四倍被鐘控。在其中存在K個VCO的更加普遍的情況下，參考信號將以K倍的參考頻率被鐘控。另外，四個經(jīng)分頻的VCO反饋信號(F_v1,F_v2,F_v3,F_v4)的時序圖分別被示出為圖312、314、316、318。第一經(jīng)分頻的VCO反饋信號(F_v1)312在參考信號310的第一上升沿處觸發(fā)；第二經(jīng)分頻的VCO反饋信號(F_v2)314在參考信號310的第二上升沿處觸發(fā)；第三經(jīng)分頻的VCO反饋信號(F_v3)316在參考信號310的第三上升沿處觸發(fā)；第四經(jīng)分頻的VCO反饋信號(F_v4)318在參考信號310的第四上升沿處觸發(fā)。時序圖示出，第一經(jīng)分頻的VCO反饋信號312還在參考信號310的第五上升沿處觸發(fā)；第二經(jīng)分頻的VCO反饋信號314在參考信號310的第六上升沿處觸發(fā)；以此類推。

經(jīng)數(shù)字回路濾波器120處理的相位差被示出為串行信號320。另外，串行(序列化版本)信號320被變換成四個并行控制信號322、324、326、328，它們被輸出給四個DAC模擬單元150。第一控制信號322從第一經(jīng)分頻的VCO反饋信號(F_v1)312的第一上升沿340到第二上升沿342維持第一值360，并且在第二上升沿342變?yōu)榈诙?62。第二控制信號324從第二經(jīng)分頻的VCO反饋信號(F_v2)314的第一上升沿344到第二上升沿346維持第一值364，并且在第二上升沿346變?yōu)榈诙?66。第三和第四控制信號326、328類似地被處理(示出了第三和第四控制信號326、328的第一值368、370)。經(jīng)處理的控制信號322、324、326、328然后分別通過四個DAC模擬單元150被變換成模擬控制電壓330、332、334、336。在圖3所示的實施例中，控制電壓330、332、334、336是控制四個VCO 160的四個電壓。

圖4是根據(jù)本發(fā)明的一個實施例的用于使用單個PLL鎖定預(yù)定數(shù)目個VCO的過程400的功能流程圖。在圖4所示的實施例中，過程400包括預(yù)定數(shù)目的VCO中的每個VCO和對應(yīng)的分頻器在步驟410生成經(jīng)分頻的VCO反饋信號。在步驟420從多個分頻器接收多個經(jīng)分頻的VCO反饋信號(例如預(yù)定數(shù)目K個)。然后，在步驟430，接收頻率等于參考頻率的預(yù)定數(shù)目倍的參考信號。在步驟440，生成參考信號的頻率與多個經(jīng)分頻的VCO反饋信號的頻率之間的預(yù)定數(shù)目的相位差。然后在步驟450，處理相位差以輸出用于預(yù)定數(shù)目的VCO的多個控制電壓。在一個實施例中，以交織模式來處理相位差，并且使用包括預(yù)定數(shù)目(例如K個)延遲的數(shù)字回路濾波器來生成輸出控制電壓，如結(jié)合圖2圖示和描述的。

再次參考圖3，需要將每個經(jīng)分頻的VCO反饋信號(F_v1,F_v2,…,F_vK)312、314、316、318界定在一個獨特的參考時鐘周期內(nèi)用于使得時分復(fù)用能夠正確地工作。然而，經(jīng)分頻的VCO反饋信號的時序在VCO的粗調(diào)諧之后但是在細調(diào)諧之前可以是任意的。因此，在另外的實施例中，在VCO的粗調(diào)諧與細調(diào)諧之間對經(jīng)分頻的VCO反饋信號F_v1,F_v2,…,F_vK的時序進行初始相位調(diào)節(jié)。

圖5是根據(jù)本發(fā)明的另一實施例的用于使用單個PLL鎖定或調(diào)諧預(yù)定數(shù)目(例如K個)VCO的過程500的功能流程圖。在圖5所示的實施例中，過程500在步驟510通過VCO的粗調(diào)諧來開始。然后在步驟520進行初始相位調(diào)節(jié)。初始相位調(diào)節(jié)的細節(jié)在圖7和圖8中圖示。過程500在步驟530通過VCO的細調(diào)諧完成。

圖6A是圖示在沒有初始相位調(diào)節(jié)的情況下來自兩個VCO的經(jīng)分頻的VCO反饋信號的時序的時序圖。示圖600示出了參考時鐘的時序，而示圖610和620分別示出了來自VCO₁和VCO₂的經(jīng)分頻的VCO反饋信號F_v1和F_v2的時序。如以上陳述的，經(jīng)分頻的VCO反饋信號610、620的時序是任意的。

圖6B是圖示在進行初始相位調(diào)節(jié)之后來自兩個VCO的經(jīng)分頻的VCO反饋信號的時序的時序圖。示圖630示出了參考時鐘的時序，而示圖640和650分別示出了來自VCO₁和VCO₂的經(jīng)分頻的VCO反饋信號F_v1和F_v2的時序。如以上陳述的，經(jīng)分頻的VCO反饋信號640、650現(xiàn)在已經(jīng)被調(diào)節(jié)，并且每個經(jīng)分頻的VCO反饋信號被界定在一個獨特的參考時鐘周期內(nèi)。

圖7是根據(jù)本發(fā)明的一個實施例的用于初始相位調(diào)節(jié)的過程520的功能流程圖。在圖7所示的實施例中，在步驟700，停用閉合回路，并且針對每個經(jīng)分頻的VCO反饋信號(F_vi)的上升沿之間的VCO周期的數(shù)目設(shè)置固定數(shù)目(例如N_nom)。在步驟710，在參考頻率的第i上升沿，將參考頻率乘以VCO的數(shù)目(即K)，以生成輸入時鐘(＝K*F_ref)。然后在步驟720，測量輸入時鐘的上升沿與經(jīng)分頻的VCO反饋信號(F_vi)的上升沿之間的時間差。在步驟730，計數(shù)所測量的時間差中的VCO周期。在步驟740，計算新的N作為任意數(shù)(N_nom)減去時間差計數(shù)(C_i)。在步驟750，在等待一個輸入時鐘周期(1/(K*F_ref))之后，使用新的N進行第i個調(diào)節(jié)。在進行第K個調(diào)節(jié)之后，在步驟760激活閉合回路。

圖8是圖示針對兩個VCO情況的初始相位調(diào)節(jié)的實現(xiàn)的時序圖。在圖8所示的實施例中，將固定數(shù)(N_nom)設(shè)置為22。另外，示圖810是在圖7的步驟710生成的輸入時鐘(K*F_ref)。示圖820和830分別是用于VCO₁和VCO₂的經(jīng)分頻的VCO反饋信號F_v1和F_v2。另外，示圖840示出了在圖7的步驟730中提及的VCO周期(針對VCO₁)。因此，根據(jù)步驟730，在示圖850，針對第一經(jīng)分頻的VCO反饋信號F_v1計數(shù)所測量的時間差中的VCO周期。第一經(jīng)分頻的VCO反饋信號F_v1(在示圖850中示出)的所測量的時間差中的計數(shù)的VCO周期的數(shù)目(C_i)等于五。因此，第一經(jīng)分頻的VCO反饋信號F_v1的新的N設(shè)置為17(參見示圖860)，其為22(N_nom)–5(C_i)。示圖870示出了在圖7的步驟730中提及的VCO周期(針對VCO₂)。在示圖880，針對第二經(jīng)分頻的VCO反饋信號F_v2計數(shù)所測量的時間差中的VCO周期。第二經(jīng)分頻的VCO反饋信號F_v2(在示圖880中示出)的所測量的時間差中的計數(shù)的VCO周期的數(shù)目(C_i)等于十六。因此，第二經(jīng)分頻的VCO反饋信號F_v2的新的N設(shè)置為6(參見示圖890)，其為22(N_nom)–16(C_i)。

雖然以上描述了本發(fā)明的若干實施例，然而本發(fā)明的很多變化是可能的。例如，雖然圖示的實施例呈現(xiàn)為建議使用相位到數(shù)字變換器，然而也可以使用其他元件來代替相位到數(shù)字變換器。例如，可以使用頻率到數(shù)字變換器來代替相位到數(shù)字變換器。另外，可以按照與以上描述的組合不同的組合來組合各種實施例的特征。另外，為了清楚和簡要地描述，簡化了系統(tǒng)和方法的很多描述。很多描述使用具體標準的術(shù)語和結(jié)構(gòu)。然而，所公開的系統(tǒng)和方法更加廣泛地適用。

技術(shù)人員應(yīng)當理解，結(jié)合本文中公開的實施例描述的各種說明性塊和模塊可以用各種形式來實現(xiàn)。以上主要在其功能方面描述了一些塊和模塊。這樣的功能如何實現(xiàn)取決于強加于整個系統(tǒng)的設(shè)計約束。技術(shù)人員能夠針對特定應(yīng)用以變化的方式來實現(xiàn)所描述的功能，但是這樣的實現(xiàn)決定不應(yīng)當被解釋為引起偏離本發(fā)明的范圍。另外，模塊、塊或步驟內(nèi)的功能的分組用于方便描述。可以在不偏離本發(fā)明的情況下從一個模塊或塊移動具體的功能或步驟。

結(jié)合本文中公開的實施例描述的各種說明性邏輯塊、單元、步驟、部件和模塊可以使用處理器來實現(xiàn)或執(zhí)行，處理器諸如通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或者其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件部件、或者被設(shè)計成執(zhí)行本文中描述的功能的其任意組合。通用處理器可以是微處理器，但是在備選方案中，處理器也可以實現(xiàn)為計算設(shè)備的組合，例如DSP和微處理器的組合、多個微處理器、一個或多個微處理器結(jié)合DSP核、或者任何其他這樣的配置。另外，實現(xiàn)本文中描述的實施例以及功能塊和模塊的電路可以使用各種晶體管類型、邏輯器件族和設(shè)計方法來實現(xiàn)。

所公開的實施例的以上描述被提供以使得本領(lǐng)域技術(shù)人員能夠做出或使用本發(fā)明。本領(lǐng)域技術(shù)人員很容易清楚對這些實施例的各種修改，并且本文中描述的一般原理可以適用于其他實施例而沒有偏離本發(fā)明的精神或范圍。因此，應(yīng)當理解，本文中呈現(xiàn)的描述和附圖表示本發(fā)明的當前優(yōu)選實施例，并且因此表示本發(fā)明在廣義上預(yù)期的主題。還應(yīng)當理解，本發(fā)明的范圍完全包括可以變?yōu)槭贡绢I(lǐng)域技術(shù)人員清楚的其他實施例，并且本發(fā)明的范圍相應(yīng)地僅由所附權(quán)利要求來限制。